반도체 8대 공정 5탄. 특정 회로패턴을 구현하는 식각공정(Etching)

웨이퍼에 감광액(PR, Photo Resist)을 바르고 빛을 조사해 밑그림을 그려 넣는 포토공정(Photo)이 끝나면, 이제 필요한 회로 패턴을 제외한 나머지 부분을 제거하는 과정이 필요한데요, 이번 시간은 반도체 8대 공정 다섯 번째 시간으로, 반도체의 구조를 형성하는 패턴을 만드는 식각공정(Etching)에 대해 알아보도록 하겠습니다. 

■ 부식작용을 이용하는 동판화 에칭(Etching)기법과 흡사한 식각공정

학창시절, 미술시간에 한 번쯤 만들어 보았던 판화를 기억하시나요? 판화는 나무·금속·돌 등의 면에 형상을 그려 판을 만든 다음, 잉크나 물감 등을 칠하여 인쇄하는 회화의 한 장르인데요, 식각공정은 판화 기법의 한 종류인 에칭(Etching)기법과 매우 비슷한 원리를 가지고 있습니다.

‘빛과 어둠의 화가’로 알려져 있는 렘브란트나 18세기 말 천재화가 고야의 작품에는 정교하고 세밀한 선을 살린 에칭기법을 활용한 판화들이 많은데요, 간단히 말해 에칭기법은 부식을 방지하는 그라운드를 바른 동판에 날카로운 도구(송곳, 니들, 바늘 등)로 긁어내어 판을 노출시킨 후 부식액(묽은 질산)에 넣어 부식의 진행 정도를 조절하며 이미지를 만드는 방법입니다.

식각공정 역시 웨이퍼에 액체 또는 기체의 etchant를 이용해 불필요한 부분을 선택적으로 제거해 반도체 회로 패턴을 만드는 것인데요, 반도체를 구성하는 여러 층의 얇은 막에 원하는 회로 패턴을 형성하는 과정을 반복함으로써, 반도체의  구조가 형성됩니다. 

식각공정은 식각 반응을 일으키는 물질의 상태에 따라 습식(wet)과 건식(dry)으로 나뉘게 되는데요, 판화가 날카로운 도구를 사용해 벗겨 냈다면, 반도체는 날카로운 도구 대신 포토공정(빛과 감광액)을 이용하여 부식 방지막을 형성하고, 부식액 역할을 하는 습식이나 건식 etchant로 불필요한 회로를 벗겨 내는 것입니다. 

습식에 비해 건식은 비용이 비싸고 방법이 까다로운 단점이 있으나, 최근에는 나노스케일로 집적화되는 반도체 기술변화에 따라 회로선폭 역시 미세해지고 이에 따른 수율을 높이기 위한 방법으로 습식(Wet)보다는 건식(Dry)식각이 확대되고 있습니다.

■ 플라즈마 상태를 이용해 불필요한 부분을 선택적으로 없애는 건식 식각

그렇다면, 건식 식각(Dry etching)은 어떤 방법을 통해 회로 패턴 이외에 불필요한 부분을 제거하는 것일까요?

건식 식각은 플라즈마 식각이라고도 하는데요, 일반 대기압보다 낮은 압력인 진공 챔버(Chamber)에 Gas를 주입한 후, 전기 에너지를 공급하여 플라즈마를 발생시킵니다. 여기서 플라즈마란, 고체-액체-기체를 넘어선 물질의 제 4 상태로 많은 수의 자유전자, 이온 및 중성의 원자 또는 분자로 구성된 이온화된 기체입니다. 이온화는 전기적으로 중성인 원자 혹은 분자가 자신이 보유하고 있던 전자를 떼어 내거나 추가 확보함으로써, 양전하 또는 음의전하 상태로 바뀌는 현상입니다.

플라즈마는 전기에너지에 의해 형성된 충분한 크기의 자기장이 기체에 가해질 때, 기체가 충돌하고 이온화됨으로써 발행하는데요. 즉, 자기장이 자유전자를 가속화시켜 높은 에너지를 가진 자유전자가 중성의 원자나 분자와 충돌하여 이온화를 일으키게 되는 것입니다.

이 때 이온화에 의해 생성된 추가 전자도 연쇄 반응(Avalanche)에 의해 또 다른 이온화를 일으키면서 이온의 수가 기하 급수적으로 늘어나게 되는데, 이 상태를 바로 ‘플라즈마 상태’라고 합니다. 플라즈마 상태에서 해리된 반응성 원자(Radical Atom)가 웨이퍼 위를 덮고 있는 막질 원자와 만나 강한 휘발성을 띠면서 표면에서 떨어져 나가게 되는 것입니다. 이러한 반응을 통해 감광액(PR, Photo Resist) 보호막으로 가려져 있지 않은 막질은 제거됩니다.

건식 식각 과정에서는 몇 가지 유의해야 할 사항들이 있는데요,

첫 번째는 균일도(Uniformity)를 유지하는 것입니다. 여기서 균일도란 식각이 이루어지는 속도가 웨이퍼 상의 여러 지점에서 얼마나 동일한 가를 의미합니다. 균일도가 중요한 이유는 일정한 시간 동안 공정을 진행한 상태에서 웨이퍼의 부위에 따라 식각 속도가 다를 경우, 형성된 모양이 부위별로 다르게 되어 특정 부위에 위치한 칩의 경우 동작하지 않아 불량이 발생하거나 특성이 달라지는 문제가 발생할 수 있기 때문입니다.

두 번째는 식각속도(Etch Rate)입니다. 이는 일정시간 동안 막질을 얼만큼 제거할 수 있는지를 의미하는데, 식각속도는 주로 표면 반응에 필요한 반응성 원자와 이온의 양, 이온이 가진 에너지에 의해서 변화합니다. 즉, 원자와 이온의 양, 이온이 가진 에너지 등에 따라 식각속도가 달라지는데, 이러한 인자의 컨트롤어빌리티를 증가시켜 전체적인 수율을 향상시키기 위한 노력을 하고있습니다.

이 밖에도 선택비(Selectivity), 형상(Profile) 등이 건식 식각의 주요인자로 중요하게 여겨지고 있습니다.

지금까지 반도체 회로패턴을 완성하는 식각 공정(Etching)에 대해 알아보았습니다. 집적회로 기술의 산물인 반도체는 필요 물질의 박막(Thin Film)을 실리콘 기판 전면에 바른 후 남기고자 하는 모양에 보호층을 덮어 이외의 부분을 깎아내는 작업이 여러 번 반복되는데요, 이 모든 공정은 안전하게 설계된 장비 안에서 이루어 집니다.

다음 시간에는 반도체가 원하는 전기적 특성을 갖출 수 있도록 웨이퍼 위에 씌우는 박막에 대해 알아보도록 하겠습니다.

‘8대 공정’, ‘8대공정’

관련 콘텐츠 보러가기

☞ 반도체 8대 공정 1탄. 반도체 집적회로의 핵심재료, 웨이퍼란 무엇일까요?
☞ 반도체 8대 공정 2탄. 웨이퍼 표면을 보호하는 산화공정(Oxidation)
☞ 반도체 8대 공정 3탄. 전자산업의 혁명, 집적회로(IC, Integrated Circuit)
☞ 반도체 8대 공정 4탄. 웨이퍼에 한 폭의 세밀화를 그려 넣는 포토공정(Photo)
☞ 반도체 8대 공정 6탄. 반도체가 원하는 전기적 특성을 갖게 하려면?
☞ 반도체 8대 공정 7탄. 전기를 통하게 하는 마지막 작업, 금속 배선 공정
☞ 반도체 8대 공정 8탄. 합격으로 가는 첫 번째 관문 EDS(Electrical Die Sorting) 
☞ 반도체 8대 공정 9탄. 외부환경으로부터 반도체를 보호하는 패키징(Packaging) 공정