‘3D 적층 트랜지스터’ 검색결과
69건의 글이 있습니다
HBM4 베이스 다이 경쟁력을 높인 4나노 초저전력 공정, 대한민국 엔지니어상 수상자 인터뷰
반도체 칩 하나에는 수많은 기술이 집약되어 있고, 각각의 기술이 탄생하기까지는 엔지니어들의 치열한 고민과 부단한 노력이 뒷받침되어야 한다. 대한민국 엔지니어상은 산업 현장에서 이러한 끊임 없는 연구와 도전의 결과를 바탕으로 기술 혁신을 이끈 엔지니어에게 수여되는 상이다. 최근...
수평의 한계를 수직으로 돌파하다! 2026 VLSI Symposium 최고 논문상 수상자 인터뷰
삼성전자 반도체연구소, 게이트 피치 42nm 3D 적층 트랜지스터 세계 최초 구현2026 VLSI Symposium Best Paper | 삼성전자 반도체연구소 Logic TD팀 2026 VLSI Symposium 제출 논문 1,000편 이상 중 최고 평가...
삼성전자 4나노 파운드리 공정: 안정성 위에 확장성을 더한 최적의 공정 솔루션
파운드리는 팹리스 기업이 설계한 반도체의 생산을 위탁 받아 제품을 공급하는 비즈니스 모델로, 고객이 요구하는 성능을 구현하면서 안정적인 생산이 가능해야 한다. 하지만 일반적으로 파운드리 공정의 성능과 안정성 사이에는 trade-off 관계가 있다. 최신 선단 공정은 높은 성능을...
삼성전자 송기봉 부사장, 한진우 상무 IEEE 펠로우 선정
삼성전자 DS부문 DSRA(미주 반도체연구소) 시스템LSI 연구소장 송기봉 부사장과 반도체연구소 DRAM TD팀 한진우 상무가 세계 최대 규모의 전기∙전자∙컴퓨터∙통신 분야 학회인 미국 전기전자공학회(Institute of Electrical and Electronics...
[칩스케치] 삼성전자가 일상의 변화를 이끄는 방법! ‘SEDEX 2025’에서 살펴보다
🚩 반도체 전 산업 기술 현황이 한자리에 삼성전자가 10월 22일부터 24일까지 3일간 개최된 ‘제27회 반도체대전(SEDEX 2025)’에 참여했다. 올해 전시에는 삼성전자를 비롯해 메모리·시스템 반도체와 소부장(소재·부품·장비) 분야의 280개 기업이 참가해 첨단...
삼성전자, 전경훈 사장 포함 5명 美 IEEE 펠로우 선정
삼성전자 DX부문 최고기술책임자(CTO) 겸 삼성리서치 연구소장 전경훈 사장이 세계에서 가장 권위있는 미국 전기전자공학회(Institute of Electrical and Electronics Engineers, 이하 IEEE)의 2025년 펠로우(석학회원)로 7일 선정됐다. ※...
기간 설정