삼성전자 파운드리, 최첨단 설계자산(IP) 포트폴리오 협력 확대로 더욱 강력한 생태계 구축한다

삼성전자 파운드리사업부가 차세대 설계자산(IP) 에코시스템 파트너들과의 협업을 통해 IP 포트폴리오를 확장하고 더욱 강력한 생태계 구축에 나섭니다.

삼성전자가 PDK, DM 등 최첨단 IP 개발에 필요한 파운드리 공정 정보를 IP 파트너에 전달하면, IP 파트너들은 삼성전자 파운드리 공정에 최적화된 IP를 개발하여 국내외의 팹리스 고객에게 제공하는 것입니다.

첨단 파운드리 공정과 전 응용처를 아우르는 광범위한 IP 협력의 문을 열다

이번 협력에는 파운드리 전 응용처에 필요한 핵심 IP가 포함될 예정입니다. 인공지능(AI)과 그래픽처리장치(GPU), 고성능 컴퓨팅(HPC)은 물론 오토모티브(Automotive)·모바일(Mobile) 등 전 분야의 고객들에게 필요한 핵심 IP를 선제적으로 확보해, 새로운 팹리스 고객을 유치하고 모든 고객에 대한 개발 지원 역량을 강화할 계획입니다.

삼성전자의 이번 IP 포트폴리오 확장에는 3나노부터 8나노 공정까지 활용할 수 있는 수십여 종의 IP가 포함됩니다. PCIe 6.0, 112G SerDes, DDR5/LPDDR5X/GDDR7 PHY 등 고속 데이터 입출력을 가능케 하는 인터페이스 IP와 칩렛 등 최첨단 패키지용 UCIe IP 등을 글로벌 IP 에코시스템 파트너들과 함께 개발해 나갈 계획입니다.

또한, AEC-Q100과 ASIL 등 차량용 반도체 품질 기준의 최고 수준 등급을 만족하는 오토모티브 IP도 확보함으로써 이 분야에서의 경쟁력도 더욱 강화할 계획입니다.

팹리스 고객에 혁신적인 가치를 제공하는 강력한 파운드리 생태계를 구축하다

삼성전자 파운드리와 글로벌 IP 파트너들의 이와 같은 광범위한 협력의 결과로, 국내외 팹리스 고객들은 자신들의 반도체 제품을 생산할 삼성전자 파운드리 공정에 최적화된 IP를 제품 개발 단계에 따라 적기에 활용할 수 있게 됩니다. 그럼으로써 설계 초기 단계부터 오류를 줄이고 시제품 생산과 검증, 양산까지의 시간과 비용을 크게 단축할 수 있을 것으로 기대됩니다.

삼성전자 파운드리사업부 신종신 부사장은 “삼성전자는 고객의 성공을 최우선 가치로 두고 최첨단 IP 포트폴리오 확장을 적극 추진하고 있다”며, “글로벌 IP 파트너 외 국내 IP 파트너사와의 협력도 지속 확대해 고객의 혁신 제품 개발과 양산을 더 쉽고 빠르게 지원해 나가겠다”고 포부를 밝혔습니다.

한편, 삼성전자는 미국 새너제이에서 이달 28일(현지시간)에 열리는 SAFE™(Samsung Advanced Foundry Ecosystem) 포럼에서 이번 협력의 자세한 내용과 최첨단 IP 로드맵, 전략을 공개할 예정입니다. 글로벌 파트너들과의 긴밀한 협력을 통해 고객들에게 더욱 높은 가치를 제공할 삼성전자 파운드리사업부의 활약을 기대해 주세요.

※ [참고] IP 파트너사 인용문

☐ 시높시스 ‘존 코터(John Koeter, Senior Vice President of Product Management and Strategy for IP)’

“IP와 EDA에 걸친 양사의 광범위한 협력은 자동차, 모바일, HPC용 최첨단 반도체 설계를 가능하게 한다”며 “이번 협력 확대를 통해 팹리스 고객의 제품 설계 리스크를 최소화하고 차별화된 제품을 시장에 빠르게 출시할 수 있도록 돕게 됐다”

이번 협력을 통해 시높시스는 삼성전자 파운드리사업부의 8LPU, SF5, SF4와 SF3 공정으로 Foundation IP (logic libraries, embedded memories, TCAMs, and GPIOs), eUSB2, USB 2.0/3.0/3.1/4.0, USB-C/DisplayPort, PCI Express 3.0/4.0/5.0/6.0, 112G Ethernet, Multi-Protocol 16G/32G PHYs, UCIe, HDMI 2.1, LPDDR5X/5/4X/4, DDR5/4/3, SD3.0/eMMC 5.1, MIPI C/D PHY, and MIPI M-PHY G4/G5 IP를 고객들에게 제공할 수 있게 되었습니다. 추가적으로 시높시스는 삼성전자 파운드리사업부의 SF5A와 SF4A 오토모티브 공정에 최적화된 AEC-Q100 G1/G2 레벨의 신뢰성을 충족하는 IP를 제공하여 고객의 설계 노력을 줄이고, AEC-Q100 인증이 수월하게 완료될 수 있도록 지원한다.

☐ 케이던스 ‘리시 처그(Rishi Chugh, Vice President of Product Marketing in the IP Group)’

“케이던스는 반도체 설계에 필요한 팹리스 고객의 요구사항을 만족시키기 위해 IP 포트폴리오를 확장하고 있으며, 삼성전자 파운드리사업부와의 협업을 통해 고성능 IP를 팹리스 고객에 제공하고 있다”며 “8LPU, SF5, SF4와 SF3 기반으로 PCIe, 112G-ULR, DDR5, UCIe, USB와 GDDR과 같은 고속 입출력 인터페이스 IP를 개발하여 삼성전자 파운드리사업부의 기술리더십에 따른 시장 선도를 가속화한다”

뿐만 아니라 “케이던스가 제공하는 선단 기술 포트폴리오는 HPC, AI/ML, 네트워킹, 스토리지 및 오토모티브 시장의 까다로운 PPA 요구 조건을 만족하고 칩렛 기반 설계가 주 설계 기술로 편입될 수 있도록 지원한다”

☐ 알파웨이브 세미 ‘토니 피알리스(Tony Pialis, CEO, and Co-Founder of Alphawave Semi)’

“데이터센터는 생성형 AI의 급부상에 따라 놀라운 변화를 겪고 있으며, 고성능 칩렛(Chiplet) 시대가 열렸다”며 “하이퍼스케일 및 데이터 인프라스트럭처 고객에게 새로운 차원의 성능, 유연성, 확장성을 제공하는 최첨단 IP 기술을 삼성전자 파운드리의 3나노 공정으로 확장하게 되어 기쁘게 생각한다”

알파웨이브 세미는 삼성전자 파운드리사업부의 5나노, 4나노 및 3나노 공정으로 112 Gbps Ethernet and PCIe Gen6/CXL3.0, and Universal Chiplet Express^TM (UCIe^TM)를 포함하는 고속 입출력 인터페이스의 PHY IP를 제공하며, 컨트롤러 IP를 함께 제공하여 고객이 완전하게 통합된 시스템으로 설계를 진행할 수 있도록 지원한다. 추가 정보에 대한 부분은 info@awavesemi.com를 통해 문의 가능하다.