자이스는 첨단 반도체 생산에 필수적인 EUV(extreme ultraviolet) 기술 관련 핵심 특허를 2천개 이상 보유하고 있는 글로벌 광학 기업으로, ASML의 EUV 장비에 탑재되는 광학 시스템을 독점 공급하고 있다. EUV 장비 1대에 들어가는 자이스 부품은 3만개 이상이다.

이 회장은 자이스 경영진과 반도체 핵심 기술 트렌드 및 양사의 중장기 기술 로드맵에 대해 논의했으며, 자이스의 공장을 방문해 최신 반도체 부품 및 장비가 생산되는 모습을 직접 살펴봤다.

자이스 본사 방문에는 송재혁 삼성전자 DS부문 CTO, 남석우 삼성전자 DS부문 제조&기술담당 사장 등 반도체 생산기술을 총괄하는 경영진이 동행했다.

.

삼성전자와 자이스는 파운드리와 메모리 사업 경쟁력을 강화하기 위해 향후 EUV 기술 및 첨단 반도체 장비 관련 분야에서의 협력을 더욱 확대하기로 했다.

삼성전자는 EUV 기술력을 바탕으로 파운드리 시장에서 3나노 이하 초미세공정 시장을 주도하고, 연내에 EUV 공정을 적용해 6세대 10나노급 D램을 양산할 계획이다.

삼성전자는 자이스와의 기술 협력을 통해 차세대 반도체의 ▲성능 개선 ▲생산 공정 최적화 ▲수율 향상을 달성해 사업 경쟁력을 끌어올릴 수 있을 것으로 기대된다.

자이스는 2026년까지 480억원을 투자해 한국에 R&D 센터를 구축할 방침으로, 자이스가 한국 R&D 거점을 마련함에 따라 양사의 전략적 협력은 한층 강화될 전망이다.

.

이 회장은 AI 반도체 시장을 선점하고 미래 먹거리를 확보하기 위해 총력을 다하고 있다.

이 회장은 ▲마크 저커버그 메타 CEO(‘24.2월) ▲피터 베닝크 ASML CEO(‘23.12월) ▲젠슨 황 엔비디아 CEO(‘23.5월) 등 글로벌 IT 기업 CEO들과 연이어 만나 미래 협력을 논의해왔다.

삼성전자는 메모리반도체에 이어 시스템반도체 분야에서도 확고한 사업 경쟁력을 확보하기 위해 미래 투자를 지속하고 있다.

2023년 역대 최대 파운드리 수주 잔고를 달성한 삼성전자는 ▲3나노 이하 초미세공정 기술 우위 지속 ▲고객사 다변화 ▲선제적 R&D 투자 ▲과감한 국내외 시설 투자 ▲반도체 생태계 육성을 통해 파운드리 사업을 미래 핵심 성장동력으로 키워나가고 있다.

전작에 비해 AI 성능이 약 15배 이상 향상된 모바일 AP ‘엑시노스 2400’은 삼성의 플래그십 스마트폰 갤럭시 S24에 탑재돼 매출이 큰 폭으로 증가할 것으로 예상된다.

이미지센서 분야에서는 지난해 12월 출시한 ‘아이소셀 비전 63D’ 등 다양한 제품을 양산하며 업계 1위 기업을 맹추격하고 있으며, DDI(Display Driver IC, 디스플레이구동칩) 시장에서는 21년째 세계 1위를 유지하고 있다.

삼성은 NPU(Neural Processing Unit, 인간의 뇌를 모방한 신경망처리장치) 사업도 본격적으로 육성하며 시스템반도체 사업 영역을 확장하고 있다.

The post 이재용 회장, ZEISS와 반도체 협력 강화 논의 first appeared on 삼성전자 반도체 뉴스룸.

.

1. 얇은 선을 위해서는 더 얇은 붓으로 그리면 돼!

앞선 포스트에서 우리는 포토 공정(노광공정, Photo Lithography)이 마주한 장애물에 대하여 알아 보았는데요. 빛의 성질에 의한 한계를 근본적으로 해결하는 방안은 결국 파장을 줄이는 것이라는 이야기로 마무리 하였었습니다. 이는 파장의 길이에 따라 회절 현상의 정도가 달라지기 때문인데요. 결국 파장이 짧으면 회절로 퍼져나가는 각도를 줄일 수 있어 포토 공정의 한계를 극복할 수 있다는 것입니다. 그림[1]과 같이 얇은 선을 그리기 위해서는 얇은 붓을 사용하면 되는 것처럼 패터닝의 한계는 짧은 파장을 사용하면 해결할 수 있는 것이죠.

그렇기 때문에 포토 공정은 그림[2]와 같이 더 작은 밑그림 즉, 더 작은 패턴을 그리기 위해 빛의 파장을 줄여가며 발전해 왔습니다.

하지만 더 작은 트랜지스터를 향한 수요에 부응하기 위해서는 ArF(193nm)의 파장도 충분히 짧지는 않았습니다. 그래서 EUV(Extreme Ultra Violet)가 등장하게 되었죠.

.

2. EUV(Extreme Ultra Violet)의 출사표

파장의 한계를 극복하기 위해 혜성처럼 등장한 해결사 EUV!
EUV의 가장 큰 특징은 짧은 파장입니다. 정밀한 패터닝을 위해 짧은 파장이 필요 했고 그로 인해 도입된 것이 EUV이니까요.

우리는 그림[3]에서 볼 수 있듯 13.5nm의 굉장히 짧은 파장을 가지고 있는 EUV를 사용합니다.

기존에 사용하던 ArF의 파장이 193nm임을 생각한다면 파장이 13.5nm인 EUV는 굉장한 변화라고 볼 수 있죠. 그럼 이 굉장한 변화의 주인공 EUV를 사용하는 포토 공정의 특징을 한번 자세하게 살펴 볼까요?

A. 강력한 플라즈마가 만드는 짧은 파장

위의 그림[3]을 보면 우리에게 익숙한 무지개색의 빛 영역이 있습니다. 거기에서 파장이 짧아지는 쪽으로 가면 우리의 피부를 타게 만드는 자외선, 근육을 뚫고 지나가는 X-ray, 암세포를 죽일 정도로 강력한 감마선이 등장합니다. 즉 빛의 파장이 짧아 질수록 그 빛이 지닌 에너지가 점점 더 강력해지는 것이죠. 이처럼 파장이 짧은 빛은 큰 에너지를 가지고 있기 때문에 더 짧은 파장의 빛을 만들어 낼 때에는 평소보다 많은 에너지가 필요합니다. 홈런을 위해 야구공을 더 멀리, 빠르게 보내고 싶다면 배트를 보다 더 강하게 휘둘러야 하는 것처럼 말이죠. 그러나 기존의 DUV 빛을 만들 때 사용하던 레이저는 우리가 원하는 짧은 파장을 만들기에 에너지가 충분하지 않았죠. 그래서 EUV는 그림[4]처럼 고 에너지 상태인 플라즈마(Plasma,기체가 전자와 이온으로 분리된 상태, 고체/액체/기체 그 다음의 상태로 높은 에너지를 지님)를 이용합니다.

그림[4]처럼 EUV를 만들어 내는 과정에는 꼭 필요한 특별한 기구가 하나 있습니다. 바로 빛을 모아주는 거울입니다! 거울은 EUV를 만들 때 뿐만 아니라 EUV를 사용하는 공정 전반에 걸쳐 사용 되는 매우 중요한 요소 중에 하나 인데요. 이어서 EUV 기술의 핵심인 거울에 대해서 알아 보겠습니다.

B. 반사광학계 – 돋보기가 아닌 거울을 이용.

빛은 파장이 짧을 수록 다른 물질에 쉽게 흡수되어 버린다는 특징이 있습니다. EUV는 파장이 매우 짧아 대기중에서도 흡수가 되어버릴 정도이죠. 이를 방지하기 위해 EUV설비(EUV를 활용하는 포토 공정 장비)는 내부를 진공상태로 만들고 공정을 진행합니다. EUV를 이용해 공정을 진행 할 때 거울을 사용하는 이유도 이러한 빛의 흡수를 줄이기 위해서 인데요. EUV의 파장이 매우 짧아 빛이 렌즈를 통과하는 과정에서 다량의 빛이 렌즈에 흡수되어 버리기 때문입니다. 그래서 기존에 사용하던 렌즈 대신 거울을 활용해 빛이 투과가 아닌 반사 되게 하여 흡수되어 버리는 양을 줄인 것이죠. 흡수를 최소화 하여 그림[5]처럼 빛이 무사히 감광액까지 도달 해야 온전한 패터닝이 이루어 지니까요.

여기서 의문이 하나 생기게 됩니다. 빛을 통과시켜야 하는 마스크는 어떻게 하지? EUV를 활용하는 공정은 마스크 역시 반사를 활용하도록 제작하여 사용합니다. 그림[6] (a)처럼 빛을 막는 영역과 투과되는 영역으로 구성된 기존의 마스크를 (b)와 같이 반사가 되는 영역과 빛이 흡수가 되어버리는 영역으로 구성된 마스크로 바꾼 것이죠.

지금까지 설명한 EUV 포토 공정을 한눈에 볼 수 있게 간략하게 표현한다면 그림[7]과 같습니다.

그리고 EUV를 ArF와 간략하게 비교해 다시 정리해 보자면, 그림[8]과 같습니다.

그림[8]처럼 기존과 완전히 다른 방식의 EUV 포토 공정은 우리가 그려낼 수 없었던 더 작은 것을 그릴 수 있게 하였죠. 하지만 EUV는 단순하게 지금 구현 가능한 크기의 패턴보다 작은 패턴을 그릴 수 있다는 장점에서 끝나지 않습니다.

.

3. 그릴 수 없는 것을 그리고, 여러 번에 걸쳐 그리던 것은 한번에 그리고!

앞선 PART1 포스트에서 우리는 파장의 한계를 극복하기 위해 하나의 그림을 여러 번에 나눠 그리는 방식을 활용하였다고 소개하였었습니다. 바로 MPT(Multiple Patterning Technology)인데요. 이 MPT는 작은 패턴을 그릴 수 있다는 장점이 있지만, 그림[9] (a)처럼 마스크도 여러 개 필요하고 공정도 여러 번에 거쳐 진행해야 한다는 단점이 있습니다. 하지만 파장이 짧은 EUV는 (b)처럼 단 하나의 마스크와 단 한번의 포토 공정으로 이 패턴을 그릴 수 있게 하죠.

이러한 변화는 시간과 수율 그리고 비용적 이점을 가져다 주었습니다.

A. 시간 – 공정 진행 소요시간 단축

결과물을 얻는데 필요한 단계가 많아지면 그만큼 시간이 오래 걸리게 됩니다. 아주 간단한 비유를 들어 설명한다면 그림[9]의 (a)가 4시간에 빵을 하나 만드는 공장이라면 (b)는 1시간에 빵을 하나 만드는 공장인 셈이죠. 단계를 줄여 이전 보다 훨씬 빠른 진행이 가능하게 된 것입니다.

B. 수율 – 오염을 줄여 수율 향상

여러 번에 거쳐 진행된다는 것은 오염될 가능성이 여러 번 존재 한다는 말과 같습니다. 여러 번 주무를수록 더러워지는 하얀 점토처럼요. 반도체 공정에서 오염은 수율 하락의 원인으로 작용하기 때문에 EUV는 이러한 수율 하락의 원인을 줄여준 셈이죠.

C. 비용 – MASK 제작 비용 감소

Mask제작에도 비용이 필요합니다. 여러 장 만들던 Mask를 EUV를 활용하며 한 장으로 줄일 수 있었으니, 이에 따라 제작 비용도 감소하게 되었습니다.

.

4. 좋은 칼은 실력 좋은 요리사와 함께해야 한다.

이처럼 EUV는 등장과 함께 큰 이점을 가져다 주었고, 이제는 이 훌륭한 도구를 어떻게 더 효과적으로 활용할 수 있을지에 대하여 탐구와 노력이 동반 되어야 할 시기입니다.

다음 포스트에서는 EUV의 능력치를 더욱 끌어 올리기 위한 삼성전자 파운드리 사업부의 활동들에 대하여 알아 보도록 하겠습니다.

.

.

The post 웨이퍼(mm) 위에 그리는 밑그림(nm). Part 2 – 삼성전자 파운드리 사업부의 EUV Minimum Pitch Single Patterning first appeared on 삼성전자 반도체 뉴스룸.

.

1. 포토공정(노광공정, Photo Lithography)이 무엇인지부터.

반도체 공정하면 가장 먼저 주목을 받는 키워드 중 하나는 포토 공정(노광공정, Photo Lithography) 입니다. EUV도 이 포토 공정을 위한 기술이기 때문에 EUV를 잘 이해하기 위해서 먼저 포토 공정에 대해 파헤쳐 보도록 하겠습니다.

A. 조각을 위한 밑 그림 포토공정.

조각이나 재단을 위해 우리가 가장 먼저 하는 것은 바로 밑그림을 그리기 입니다. 원하는 곳을 정확하게 자르거나 파기 위해 미리 그림을 그려 놓는 것이죠. 포토 공정의 목적은 이 밑그림 그리기와 같습니다. 반도체 공정은 쌓고 깎는 활동의 반복이라고 할 수 있는데, 포토 공정을 통해 우리가 깎고자 하는 곳에 밑그림을 그려 놓는 것입니다.

B. 밑 그림을 찍는다 찰칵

실 생활에서 우리는 밑그림을 그릴 때 보통 팬과 같은 도구를 이용하여 그려 넣습니다. 하지만 포토 공정은 그 이름에 걸맞게 빛으로 필름에 장면을 찍어내는 사진의 방식으로 진행됩니다. [그림1] 처럼 빛을 이용하는 것이죠.

그리고 싶은 모양을 얇은 판으로 제작하고 그 판을 통해 빛을 막거나 투과 시켜 원하는 곳에 밑그림을 현상 시키는 것이죠. 여기서 사용하는 얇은 판을 우리는 마스크 혹은 Reticle이라고 부릅니다.

그러나 종이에 빛을 비춰 그림자를 만든다고 그 그림자가 종이에 그림처럼 새겨지지는 않습니다. 들어온 빛을 그림처럼 남기려면 사진에서의 필름 역할을 할 무언가가 필요하죠. 포토공정에서 빛을 비추기 전 도포하는 PR(Photo Resist,감광액)이 바로 그런 역할을 하게 됩니다. PR은 빛에 반응해 성질이 변화하는 감광액의 일종인데요. 그림[2]처럼 깎고 싶은 물질 위에 PR을 도포한 후 마스크를 통과한 빛을 비추면 빛을 받은 영역의 PR과 받지 않은 영역의 PR간의 성질 차이가 생기게 됩니다. 그리고 이렇게 생긴 성질 차이를 이용해 PR의 두 영역 중 필요한 영역만을 남기고 제거하는 Develop과정을 거치게 됩니다. 최종적으로 마스크에 새겨진 모양이 PR로 남겨지게 되게 되는 것이죠. 이 일련의 과정을 마스크의 모양(Pattern)을 깎고자 하는 물질 위에 현상한다고 해서 패터닝(Patterning) 이라고 합니다.

패터닝을 한 후에는 물질을 깎는 공정인 식각(Etch) 공정을 진행하게 됩니다. 이때 전면을 동시에 깎아내게 되는데 PR이 남아있는 부위는 PR로 인해 하부가 깎이지 않고 남게 되어 원하던 밑그림을 완성하게 됩니다.

지금까지 포토 공정의 기본 역할과 원리에 대하여 설명 드렸습니다. 이렇게 보면 포토공정은 마스크를 통해 빛을 비춰 주기만 하면 되는 간단한 공정처럼 보이는데요. 반도체 산업에서 포토공정의 발전은 어떤 이유로 큰 주목을 받고 있는 것일까요?

.

2. 포토 공정 발전은 왜 필요 한가?

공정의 미세화, 즉 보다 작은 트랜지스터를 사용한 반도체를 생산하기위해 우리는 많은 요소에서 한계를 극복해 나가고 있습니다. 그 중 하나가 바로 포토 공정이죠. 그렇다면 포토 공정이 마주하는 장애물은 무엇일까요?

A. 패터닝을 방해하는 빛의 회절과 간섭

빛이 좁은 틈을 지날 때 본래의 진행방향과 다르게 넓게 퍼지는 특성인 회절과, 두개의 빛 파동이 만나 서로 보강되거나 상쇄되는 특성인 간섭은 포토공정의 패터닝을 방해하는 가장 큰 장애물입니다.

그림[3]와 같이 빛은 회절 하는 성질에 따라 좁은 틈을 통과 할 때 직진하지 못하고 그 틈을 중심으로 부채꼴 모양 파동이 되어 퍼져나가게 됩니다. 회절은 틈이 좁거나 파장의 길이가 길수록 더 넓게 퍼지게 하는 특징이 있죠.

더욱이 그림[4]처럼 두개 이상의 틈을 지나며 회절 된 빛은 퍼져나가며 서로 간섭 현상을 일으키게 되는데요. 그림[4]의 (a)처럼 파장 대비 틈의 폭과 틈 간 간격이 충분히 넓다면 문제가 되지 않겠지만, (b)처럼 그 폭이 좁아지고 또 틈과 틈이 가까워진다면 원하는 모양을 PR에 정확하게 현상 할 수 없게 됩니다. 즉 그리고자 하는 밑그림의 선이 얇아지고(틈이 좁고), 빼곡할 수록(틈 간 간격이 좁을수록) 정확하게 그려내기 어려워 진다는 말이죠.

공정 기술의 발전과 함께 트랜지스터의 크기는 점점 작아지고 있습니다. 이에 따라 포토공정이 그려야 하는 선의 폭은 좁아지고, 밀도는 올라가고 있죠. 이는 곧 포토공정의 난이도가 점점 올라가고 있다는 것을 말해 줍니다.

그렇다면 우리는 어떻게 포토 공정이 마주한 이러한 한계점들을 어떻게 극복해 왔을까요?

.

3. 조금 돌아 가더라도 목적지에 정확히 도달하자!

포토 공정이 마주한 한계점을 극복하는 방법은 여러가지가 있습니다. 우리는 그중 빛의 회절, 간섭과 관련된 문제점을 간접적으로 극복한 몇가지 사례를 알아 보겠습니다.

A. Multi Patterning Technology – 한번에 그리기 어려우면 두개로 나눠 그리자!

좁은 길을 지나가다 다른 사람과 어깨를 부딪힌 경험이 있으신가요? 각자 조금씩 떨어져 걸었다면 이런 충돌을 피할 수 있었을 것입니다. 빛들이 서로 간섭현상을 일으키는 문제를 해결한 방법도 이와 유사하게 진행되었습니다. 틈 사이 간격을 더 넓혀 빛과 빛 사이의 간섭을 줄이게 만드는 것이죠. 그림[5] (a)처럼 한번에 패터닝하던 좁은 간격의 네 개 틈을 (b)와 (c)로 두 개씩 두 번에 나누어 패터닝을 진행하면서 각 틈 사이의 간격을 넓히고 간섭을 줄이는 것입니다.

이러한 방식을 여러 번 패터닝한다고 하여 Multi Patterning Technology라고 합니다.

B. OPC – 작게 찍히면 크게 만들고, 크게 찍히면 작게 만들자!

양궁에서 과녁을 맞출 때 정가운데를 조준하였지만 다른 곳으로 화살이 날아간다면 우리는 다음 화살을 방향이 틀어진 만큼 반대 방향으로 조준해서 활시위를 당깁니다. 즉, 오차를 고려하여 재계산하는 것이죠. 패터닝시에도 이와 유사하게 오차가 발생했을 때 이를 반영하여 마스크를 만드는 방법을 사용합니다. 바로 OPC(Optical Proximity Correction)입니다. 그림[6]의 과정처럼 결과물로부터 피드백을 받아 마스크를 일부러 왜곡되게 제작하는 방법을 말하죠.

.

4. 직접적 해결을 위한 노력.

이외에도 우리는 빛의 성질로 인한 포토공정의 한계를 다양한 방법으로 극복해 왔습니다. 하지만 결국 작아진 Pattern에서 빛의 성질로 인해 발생되는 문제의 근본적인 해결책은 빛의 파장을 줄이는 방법입니다(그림[3] 참조). 따라서 우리는 파장을 줄이기 위해서도 꾸준히 노력을 이어가고 있는데요. 다음 포스트에서 이러한 포토 공정의 발전에 따른 파장 변화 과정과 함께, 최근 가장 주목받고 있는 EUV는 어떤 특징을 가지고 있는지에 대하여 알아보겠습니다.

.

.

The post 웨이퍼(mm) 위에 그리는 밑그림(nm). Part 1 -삼성전자 파운드리 사업부의 EUV Minimum Pitch Single Patterning first appeared on 삼성전자 반도체 뉴스룸.

삼성전자가 EUV(극자외선, Extreme Ultra-Violet) 공정을 적용한 업계 최선단 14나노 D램 양산에 들어갔습니다.

EUV 멀티레이어 공정 도입… 업계 최소 선폭 14나노 D램 양산

삼성전자는 2020년 3월 업계 최초로 EUV 공정을 적용한 D램 모듈을 고객사들에게 공급한 바 있으며, 업계에서 유일하게 EUV 멀티레이어 공정을 적용해 최선단 14나노 D램을 구현하는 등 차별화된 공정 기술력을 선보이고 있습니다.

삼성전자는 반도체 회로를 보다 세밀하게 구현할 수 있는 EUV 노광 기술을 적용해 D램의 성능과 수율을 향상시켜, 14나노 이하 D램 미세 공정 경쟁에서 확고한 우위를 확보해 나갈 계획입니다.

5개의 레이어에 EUV 공정이 적용된 삼성전자 14나노 D램은 업계 최고의 웨이퍼 집적도로 이전 세대 대비 생산성이 약 20% 향상됐습니다.

또한, 삼성전자 14나노 D램 제품의 소비전력은 이전 공정 대비 약 20% 개선됐습니다.

최신 공정으로 DDR5 적용, 차세대 DDR5 대중화 선도

삼성전자는 이번 신규 공정을 최신 DDR5(Double Data Rate 5) D램에 가장 먼저 적용합니다.

DDR5는 최고 7.2Gbps의 속도로 DDR4 대비 속도가 2배 이상 빠른 차세대 D램 규격으로 최근 인공지능, 머신러닝 등 데이터를 이용하는 방식이 고도화 되면서 데이터센터, 슈퍼컴퓨터, 기업용 서버 시장 등에서 고성능 DDR5에 대한 수요가 지속 커지고 있습니다.

삼성전자는 업계 최선단의 14나노 공정과 높은 성숙도의 EUV 공정기술력을 기반으로 차별화된 성능과 안정된 수율을 구현해, DDR5 D램 대중화를 선도한다는 전략입니다.

또한 삼성전자는 고용량 데이터 시장 수요에 적극 대응하기 위해 이번 공정으로 단일 칩 최대 용량인 24Gb D램까지 양산할 계획입니다.

5G·AI·메타버스 등 빅데이터 시대 최고의 메모리 솔루션 될 것

삼성전자 메모리사업부 D램개발실장 이주영 전무는 “삼성전자는 지난 30년간 끊임없는 기술 혁신을 통해, 반도체 미세 공정의 한계를 극복해 왔으며, 이번에도 가장 먼저 멀티레이어에 EUV 공정을 적용해 업계 최선단의 14나노 공정을 구현했다”며, “고용량, 고성능 뿐만 아니라 높은 생산성으로 5GㆍAIㆍ메타버스 등 빅데이터 시대에 필요한 최고의 메모리 솔루션을 공급해 나가겠다”고 밝혔습니다.

The post 삼성전자, 업계 최선단 14나노 EUV DDR5 D램 양산 first appeared on 삼성전자 반도체 뉴스룸.

이로써 삼성전자는 최첨단 EUV 초미세 전공정뿐 아니라 후공정에서도 첨단 기술 경쟁력을 확보하게 됐으며, 이는 ‘반도체 비전 2030’을 달성하는데 큰 역할을 할 것으로 기대됩니다.

복수의 칩을 적층해 하나의 반도체로 만드는 3D 적층 기술 ‘X-Cube’

‘X-Cube’는 전공정을 마친 웨이퍼 상태의 복수의 칩을 위로 얇게 적층해 하나의 반도체로 만드는 기술입니다.

시스템반도체는 일반적으로 CPU•GPU•NPU 등의 역할을 하는 로직 부분과 캐시메모리(Cache memory) 역할을 하는 SRAM 부분을 하나의 칩에 평면으로 나란히 배치해 설계합니다.

※ 캐시메모리: 자주하는 작업이나 동작을 저장해두는 임시기억공간으로 주기억장치인 DRAM을 통하지 않고서 빠른 작업을 가능하게함.

‘X-cube’ 기술은 로직과 SRAM(Static Random Access Memory)을 단독으로 설계•생산해 위로 적층하기 때문에 전체 칩 면적을 줄이면서 고용량 메모리 솔루션을 장착할 수 있어 고객의 설계 자유도를 높일 수 있습니다.

반도체 성능 한계 극복을 위한 집적 기술 지속 혁신 의지

또한, 실리콘관통전극(TSV) 기술을 통해 시스템반도체의 데이터 처리속도를 획기적으로 향상 시킬 수 있고, 전력 효율도 높일 수 있습니다.

※TSV(Through Silicon Via): 와이어를 이용해 칩을 연결하는 대신 칩에 미세한 구멍을 뚫어 상단 칩과 하단 칩을 전극으로 연결하는 패키징 기술로 속도와 소비전력을 크게 개선할 수 있음.

이 외에도 위아래 칩의 데이터 통신 채널을 고객 설계에 따라 자유자재로 확장할 수 있고, 신호 전송 경로 또한 최소화할 수 있어 데이터 처리 속도 극대화할 수 있다는 장점이 있습니다.

이 기술은 슈퍼컴퓨터•인공지능•5G 등 고성능 시스템반도체를 요구하는 분야는 물론 스마트폰과 웨어러블 기기의 경쟁력을 높일 수 있는 핵심 기술로 활용될 것으로 예상됩니다.

글로벌 팹리스 고객은 삼성전자가 제공하는 ‘X-Cube’ 설계방법론(Design Methodology)과 설계툴(Design Flow)을 활용해 EUV 기술 기반 5, 7나노 공정 칩 개발을 바로 시작할 수 있습니다.

특히, 이미 검증된 바 있는 삼성전자의 양산 인프라를 이용할 수 있기 때문에 개발 오류를 빠르게 확인하며 칩 개발 기간을 줄일 수 있습니다.

삼성전자 파운드리사업부 마켓전략팀 강문수 전무는 “EUV 장비가 적용된 첨단 공정에서도 TSV 기술을 안정적으로 구현해냈다”며 “삼성전자는 반도체 성능 한계 극복을 위한 기술을 지속 혁신해 나가겠다”고 밝혔습니다.

한편 삼성전자는 8월 16일부터 18일까지 온라인으로 진행되는 HPC•AI 등의 고성능 반도체 관련 연례 학술 행사인 ‘핫 칩스(Hot Chips) 2020’에서 ‘X-Cube’의 기술 성과를 공개할 계획입니다.

관련 콘텐츠 보러가기

삼성전자 3차원 적층기술 ‘X-Cube(eXtended-Cube)’ 기술 관련 영상

The post 삼성전자, 최첨단 EUV 시스템반도체에 3차원 적층 기술 업계최초 적용 first appeared on 삼성전자 반도체 뉴스룸.

1세대 10나노급(1x) EUV D램 양산으로 업계 유일 양산체제 구축

삼성전자가 EUV 공정을 적용해 생산한 1세대(1x) 10나노급(1나노 : 10억분의 1미터) DDR4(Double Data Rate 4) D램 모듈 100만개 이상을 공급하여 글로벌 고객의 평가를 완료했습니다.

이로써 삼성전자는 메모리 업계 최초로 차세대 D램 제품부터 ‘EUV 공정’을 전면 적용해 반도체 미세공정의 한계를 돌파할 채비를 갖추고 D램의 새로운 패러다임을 제시했습니다.

EUV 노광 기술을 적용하면 회로를 새기는 작업을 반복하는 멀티 패터닝(Multi-Patterning) 공정을 줄이면서 패터닝 정확도를 높이게 되어 성능과 수율을 향상시키고 제품 개발 기간을 단축할 수 있는 장점이 있습니다.

삼성전자는 현재 EUV 공정으로 14나노 초반대 ‘4세대 10나노급(1a) D램 양산 기술’을 개발하고 있으며, 향후 차세대 제품의 품질과 수율도 기존 공정 제품 이상으로 향상시킬 예정입니다.

EUV를 이용해 만든 4세대 10나노급(1a) D램은 1세대 10나노급(1x) D램보다도 12인치 웨이퍼당 생산성을 2배 높여 사업 경쟁력을 더욱 강화할 수 있게 됐습니다.

내년부터 DDR4/LPDDR4X 시장을 DDR5/LPDDR5로 본격 전환

삼성전자는 내년에 성능과 용량을 더욱 높인 4세대 10나노급(1a) D램(DDR5, LPDDR5)을 양산하고 5세대, 6세대 D램도 선행 개발해 프리미엄 메모리 시장에서의 기술 리더십을 더욱 강화해 나간다는 전략입니다.

삼성전자 메모리사업부 DRAM개발실 이정배 부사장은 “업계 최초로 EUV 공정을 D램 양산에 적용해 글로벌 고객들에게 더욱 차별화된 솔루션을 한발 앞서 제공할 수 있게 됐다”며, “내년에도 혁신적인 메모리 기술로 차세대 제품을 선행 개발해 글로벌 IT 시장이 지속적으로 성장하는데 기여할 것”이라고 밝혔습니다.

한편, 삼성전자는 내년부터 DDR5/LPDDR5 D램 시장이 본격 확대되는데 맞춰 글로벌 IT 고객 및 업체간 기술협력을 확대해 차세대 시스템에서 신제품이 탑재되는 비중을 지속적으로 높여 나갈 예정입니다.

또한 삼성전자는 올해 하반기 평택 신규 라인을 가동함으로써 증가하는 차세대 프리미엄 D램 수요에 안정적으로 대응할 수 있는 양산 체제를 구축할 계획입니다.

[참고]

□ 삼성전자 최첨단 D램 상용화 연혁

• 2009.07월 40나노급 2Gb DDR3 양산
• 2010.02월 40나노급 4Gb DDR3 양산
• 2010.07월 30나노급 2Gb DDR3 양산
• 2011.09월 20나노급(2x) 2Gb DDR3 양산
• 2012.11월 20나노급(2y) 4Gb DDR3 양산
• 2013.11월 20나노급(2y) 6Gb LPDDR3 양산
(※ 2014.02월 20나노급(2y) 8Gb LPDDR4 양산)
• 2014.02월 20나노(2z) 4Gb DDR3 양산
• 2014.10월 20나노(2z) 8Gb DDR4 양산
• 2014.12월 20나노(2z) 8Gb LPDDR4 양산
• 2014.12월 20나노(2z) 8Gb GDDR5 양산
• 2015.08월 20나노(2z) 12Gb LPDDR4 양산
• 2016.02월 1세대 10나노급(1x) 8Gb DDR4 양산
• 2016.09월 1세대 10나노급(1x) 16Gb LPDDR4/4X 양산
• 2017.11월 2세대 10나노급(1y) 8Gb DDR4 양산
• 2019.03월 3세대 10나노급(1z) 8Gb DDR4 개발
• 2019.06월 2세대 10나노급(1y) 12Gb LPDDR5 양산
• 2019.09월 3세대 10나노급(1z) 8Gb DDR4 양산
• 2020.03월 4세대 10나노급(1a) D램(EUV) 개발
• 2021년 4세대 10나노급(1a) 16Gb DDR5/LPDDR5(EUV) 양산 예정

The post 삼성전자, D램에 EUV 첫 적용…고객사에 모듈 100만개 공급 first appeared on 삼성전자 반도체 뉴스룸.

반도체는 미세 공정을 통해 집적도를 높이고 반도체의 성능과 전력효율을 높이며 진화해왔습니다. 7나노 이하 미세 공정에 핵심 역할을 할 EUV(Extreme Ultra Violet, 극자외선, 파장 13.5nm)는 기존 반도체 노광 공정에 적용되고 있는 불화아르곤(ArF, 파장 193nm)에 비해 파장이 짧습니다. 이를 통해 보다 세밀한 반도체 회로 패턴을 구현을 위해 여러 번 공정을 거쳐야 하는 멀티 패터닝(Multi-Patterning) 과정을 줄여 성능과 생산성을 향상시킬 수 있습니다.

삼성전자 V1 라인은 5G·AI·자율주행 등 고성능과 저전력이 요구되는 첨단 반도체 생산의 핵심 기지로서 역할을 할 것입니다. 삼성전자는 이 곳에서 EUV 공정 기반 7나노부터 GAA(Gate-All-Around) 구조를 적용한 3나노 이하 공정 제품까지 차세대 파운드리 제품을 생산해 나감으로써 차세대 반도체 미세공정 시장을 주도해 나갈 예정입니다.

미래의 빛 EUV를 위해 모인 사람들! ‘E-PJT팀’

V1라인 가동을 축하하며, 이를 위해 힘써온 E-P/J팀의 활약도 빼놓을 수 없는데요. E-P/J팀은 V1라인의 성공적인 셋업을 위해 구성된 조직으로 지난해 초 약 50여 명의 임직원들이 화성캠퍼스 11라인 한 켠에 둥지를 틀고 업무를 시작했습니다. 1년이 지난 지금은 팀의 규모도 몇 배 성장하고 V1라인이라는 새로운 보금자리도 갖게 되었는데요. E-P/J팀원들은 세계최초 EUV 라인 가동이 업계에서 가장 주목 받는 프로젝트인 만큼 여느 때보다 완전하고, 또 안전하게 준비하기 위해 노력을 아끼지 않았다고 합니다.

삼성전자 글로벌인프라총괄 E-P/J팀 김병노 님은 V1 라인 가동에 대한 소감을 묻는 질문에 “라인 가동을 준비하며 현장을 살피다 보니 여름 불볕더위에는 온몸이 땀 범벅이라 회의나 식사시간에 다른 부서 분들을 피해 다닐 정도였다. 또 두 달 반 동안은 V1라인 CS FAB내의 임시사무실에서 생활했는데, 화장실 한번 가려면600m를 왕복하는 등 쉽지 않은 순간이 많았다”며, “그래도 한편으로 내 집을 장만한다는 생각에 뿌듯했고, 팀원 모두가 함께 고생해준 덕분에 V1라인이 빠른 시간 내 성공적인 셋업을 할 수 있어 감회가 새롭다”는 말을 전했습니다.

V1 라인은 삼성전자 Foundry사업부의 최첨단 신규 라인이자 지난해 시스템 반도체 산업 강화를 위해 선포한 ‘반도체 비전 2030’의 시작점이라는 데 큰 의미를 지니고 있는데요.

삼성전자 E-PJT팀장 원성근 상무는 “앞으로 Foundry사업부의 미래를 책임져야 한다는 사명감과 무거운 책임감을 동시에 느끼고 있다”며, 7nm에서 5nm, 그리고 3nm로 이어지는 최선단 제품 생산의 전초기지로써 ‘세계 최고의 반도체 생산라인’이라는 타이틀을 이어갈 수 있도록 생산능력 증설과 선단 기술 제품 공급을 위해 지속 노력할 것”을 약속했습니다.

미래 시스템 반도체 산업을 이끌어 나갈 ‘세계 최초의 EUV 전용 라인’

V1라인은 세계 최초의 EUV 전용 라인으로 기존 라인 대비 동강성을 한층 강화해 건설되었습니다. 건설과 설비를 포함한 2020년까지의 누적 투자 금액은 약 60억불 수준인데요. 삼성전자는 이와 같이 꾸준한 연구 개발과 투자를 통해 미래 시스템 반도체 산업을 이끌어 나갈 계획입니다.

V1라인에는 생산라인 외에도 임직원들을 위한 복지 시설도 함께 마련돼 눈길을 끌고 있습니다. 각종 운동기구와 인바디 기계가 구비된 피트니스 센터는 물론, 업무 중 쌓인 스트레스를 잠시 내려놓고 재충전과 휴식의 시간을 가질 수 있는 휴게공간까지 알록달록 예쁘게 꾸며졌는데요.

V1라인 임직원들의 든든한 배를 책임지는 사내 카페테리아도 빼놓을 수 없는 자랑거리 중 하나입니다. 넓고 쾌적한 환경을 자랑하는 카페테리아는 각 코너 별로 다양하고 영양 만점의 식사가 제공되고 있어 원하는 메뉴를 선택하는 재미까지 더했습니다.

이렇게 V1라인 임직원들과 건물 내부까지 살짝 들여다봤는데요. EUV전용 생산라인 본격 가동을 통해 새로운 시작을 맞은 삼성전자! 반도체 EUV 공정을 선도해 미세 공정 기술의 한계를 극복해 나갈 삼성전자의 미래에 앞으로도 많은 관심과 응원 부탁 드립니다.

The post 화성캠퍼스 V1 라인 본격 가동, 미래의 빛 EUV를 위해 모인 사람들 first appeared on 삼성전자 반도체 뉴스룸.

삼성전자가 화성사업장에 반도체 미래를 이끌 최첨단 EUV(Extreme Ultra Violet, 극자외선) 전용 라인인 ‘V1 라인’을 본격적으로 가동하고 ‘반도체 비전 2030’ 달성에 나섰습니다

삼성전자는 ‘V1 라인’에서 초미세 EUV공정 기반 7나노부터 혁신적인 GAA(Gate-All-Around) 구조를 적용한 3나노 이하 차세대 파운드리 제품을 주력으로 생산할 계획입니다.

삼성전자는 최첨단 공정 기술을 바탕으로 퀄컴, 바이두 등 대형 팹리스(Fabless, 반도체 회로 설계) 기업과 협력을 추진하며 모바일부터 HPC(High Performance Computing) 분야까지 파운드리 영역을 확대해 나가고 있습니다.

‘V1 라인’은 5G·AI·자율주행 등 4차 산업혁명 시대를 가속화하는 차세대 반도체 생산 핵심기지로서 역할을 할 것으로 기대됩니다

2020년까지 누적 투자 금액은 약 60억불 수준이며, V1 라인 가동으로 2020년 말 기준 7나노 이하 제품의 생산 규모는 2019년 대비 약 3배 이상 확대될 것으로 예상됩니다.

EUV 노광 기술은 짧은 파장의 극자외선으로 세밀하게 회로를 그릴 수 있어 7나노 이하 초미세공정을 구현할 수 있습니다

이는 급증하는 정보를 처리할 수 있는 고성능 저전력 반도체를 만드는데 필수적인 기술입니다.

또한 EUV 노광 기술을 적용하면 회로를 새기는 작업을 반복하는 멀티 패터닝(Multi-Patterning) 공정을 줄일 수 있어 성능과 수율이 향상되고, 제품 출시 기간을 단축할 수 있는 장점이 있습니다.

삼성전자는 2019.4월 업계 최초로 EUV 공정을 적용한 7나노 SoC 제품을 출하한데 이어, 2019년 하반기부터는 6나노 제품 양산을 시작했습니다.

5나노 공정은 2019년 하반기 제품 설계를 완료했으며, 4나노 공정은 2020년 상반기 공정 개발을 완료하고 하반기에 제품 설계도 마칠 계획입니다.

※ 삼성전자 파운드리 EUV 기반 공정 현황

7나노 : 2019년 상반기 양산 시작

6나노 : 2019년 하반기 양산 시작

5나노 : 2019년 하반기 제품설계 완료

4나노 : 2020년 상반기 공정 개발 완료

시스템반도체 산업 생태계 강화를 위해 ‘SAFE’ 프로그램 등을 통해 국내 중소 팹리스 반도체 업체들과의 상생 협력을 지속 추진하고 있습니다

‘SAFE(Samsung Advanced Foundry Ecosystem)’는 삼성 파운드리와 에코시스템 파트너, 그리고 고객 사이의 협력을 강화하여, 뛰어난 제품을 효과적으로 설계할 수 있도록 돕는 프로그램입니다.

고객사가 복잡한 반도체 칩 설계의 어려움을 극복하고, 보다 쉽게 설계 검증을 할 수 있도록 자동화 설계 툴과 설계 방법론을 제공하고 있습니다.

삼성전자의 다양한 파운드리 설계 자산(IP, 라이브러리)에 대한 접근성을 높여, 고객 및 파트너사들이 보다 쉽고 빠르게 설계를 할 수 있도록 지원하고 있습니다.

또한, 국내 중소 팹리스 업체의 개발 활동에 필수적인 MPW(Multi-Project Wafer) 프로그램을 공정당 년 3~4회로 확대 운영함으로써 더 많은 기회를 제공하고자 노력하고 있습니다.

The post 삼성전자, EUV 전용 화성 ‘V1 라인’ 본격가동 first appeared on 삼성전자 반도체 뉴스룸.