반도체는 전기가 통하는 도체와 전기가 통하지 않는 부도체, 두 가지의 성질을 임의로 조절할 수 있는 물질로, 전자 신호를 제어하고 처리하는 데 필수적인 역할을 한다. 이러한 특성 덕분에 스마트폰부터 컴퓨터, 자동차 부품까지 반도체는 현대 전자 산업의 핵심이 되며, 오늘날 우리가 사용하는 대부분의 전자 장치의 근간을 이루고 있다.

반도체 기술 수준이 국가 경쟁력의 척도가 될 만큼 그 중요성이 급부상하고 있는 요즘, 반도체 기술이 어디서부터 시작해 현재 첨단 반도체 기술로까지 발전할 수 있었는지 반도체의 역사와 현주소, 그리고 앞으로의 전망에 대해 알아보도록 하자.

.

역사의 시작, 최초의 반도체 발견

1833년, 영국의 저명한 과학자 ‘마이클 패러데이’는 비금속 물질의 전기 전도성을 연구하다가 황화은(Ag₂S)의 독특한 전기적 특성을 발견했다. 당시 패러데이는 ‘전기와 자기의 관계’에 대한 실험을 진행하고 있었으며, 특히 전기 전도에 대한 실험을 통해 물질의 전기 전도성을 조사하고 있었다.

그는 금속과 비금속 재료를 포함한 다양한 물질의 전도성을 비교하며, 전도성 고체에 전류를 흐르게 하는 실험 과정에서 금속은 온도가 올라가면 저항이 증가하는 반면, 황화은과 같은 비금속 재료는 온도가 올라가도 전류가 지속적으로 흐른다는 점을 발견했다.

해당 연구는 추후 반도체의 개념으로 발전하게 되는 중요한 발견이 되었으며, 패러데이는 이를 통해 금속과 비금속이 전류를 전도하는 방식에 차이가 있음을 밝히게 되었다. 이 발견은 전기화학 및 전자기학 분야의 발전에 크게 기여했고, 다양한 전기적 현상을 이해하는 데 중요한 기초를 제공했다. 하지만 당시에는 ‘반도체’라는 용어조차 없었고, 반도체의 성질을 실용적으로 활용하기에는 과학적 지식이 부족한 시기였기 때문에 반도체 연구는 이후 40년 동안 이렇다 할 진전을 보이지 못한 채 정체기를 겪게 된다.

그러던 1874년, 독일 물리학자 ‘카를 페르디난트 브라운’이 황화납(PbS)과 같은 반도체 물질에 금속 핀을 접촉했을 때, ‘*정류 작용’이 발생한다는 것을 발견하면서 상황은 달라졌다. 즉, 반도체를 활용해 전류의 흐름을 제어할 수 있게 된 것이다. 브라운의 발견은 교류 전류를 직류 전류로 전환하는 기능을 수행하는 ‘점 접촉 다이오드(Point contact diode)’의 개발로 이어졌고, 전자기기에서 특정한 목적을 위해 반도체를 사용할 수 있다는 사실이 처음으로 입증되었다.

*정류 작용: 전류가 한 방향으로만 흐르는 현상. 전류는 일반적으로 양방향으로 흐르지만, 정류작용을 이용하면 전류를 한 방향으로 흐르게 만들 수 있다.

그러나, 반도체 재료의 정제 기술이나 대량 생산 기술이 충분히 발전하지 못한 상황에서 1904년, 영국 물리학자 ‘존 플레밍’이 ‘진공관 다이오드(=2극 진공관)’를 발명했고, 반도체 다이오드보다 진공관 다이오드가 더 안정적인 정류 성능을 제공하면서 초기 전자 산업의 발전에 있어 반도체는 그다지 주목받지 못한 채 진공관에게 잠시 자리를 내주게 되었다.

.

진공관의 한계와 트랜지스터의 탄생

1907년, 미국의 발명가 ‘리 디포리스트’는 진공관 다이오드에 금속망(Grid)을 추가해 정류 기능에 증폭 기능까지 갖춘 ‘3극 진공관’을 발명했다. 인류가 전기 신호를 제어할 뿐만 아니라 증폭시킬 수 있는 능력까지 갖추게 만들어 준 것이다. 이에 따라 전력의 생산과 전송, 분배에 중점을 둔 전기 공학에서 벗어나 복잡한 신호 처리와 정보 전송을 다루는 전자 공학이라는 새로운 분야가 탄생했다. 이후 진공관은 장거리 전화 통신, 라디오 방송, 컴퓨터 발전에 있어 핵심적인 역할을 하며 한동안 전자 공학의 획기적인 발전을 주도했다.

하지만 진공관은 수많은 공로에도 불구하고 전자 공학의 발전을 가로막는 치명적인 단점이 존재했다. 크기가 크고 무겁다는 점이었다. 이는 전자기기의 소형화에 제약을 주었으며, 높은 전압과 많은 전력이 필요해 에너지 효율이 매우 낮았다. 또한 작동 중 많은 열을 발생시켜 발열 문제를 일으켰을 뿐 아니라 수명이 짧고 유리로 만들어져 깨지기 쉽다는 물리적 취약성도 진공관이 가진 한계점이었다. 이러한 이유로 과학자들은 ‘작고 가벼우면서도 오래 사용할 수 있고, 전기도 적게 쓰면서 튼튼하기까지 한’ 새로운 증폭기를 개발해야만 했는데, 그때 떠오른 것이 바로 반도체였다.

시간이 흐르면서 반도체는 물질에 대한 이론적 이해와 더불어 게르마늄과 실리콘 같은 고순도 반도체 재료의 생산 기술이 이전과 비교할 수 없을 정도로 발전해 있었다. 이러한 시대 흐름 속에서 1947년, 벨 연구소의 존 바딘, 월터 브래튼, 윌리엄 쇼클리가 게르마늄을 이용한 트랜지스터(Transistor) 개발에 성공하자 반도체는 전자 공학 발전의 새로운 주인공으로 급부상하게 된다.

트랜지스터는 진공관보다 훨씬 작고 가벼워 전자기기의 소형화를 가능하게 했으며, 더 적은 전력으로 작동해 에너지 효율을 높이고 발열 문제도 크게 개선했다. 또한 게르마늄 내구성이 강한 재료적 특성으로 인해 전자 장비의 수명과 신뢰성도 크게 향상시켰다. 이로써 트랜지스터 발명 이후 전자 산업은 진공관 소자에서 반도체 소자로, 대대적으로 전환을 맞이하며 비약적인 발전을 이루게 된다.

그러던 1950년대 중반 실리콘 트랜지스터가 개발되었고, 게르마늄 트랜지스터에 비해 온도 변화에 더 안정적이고 대량 생산에 더 유리했기 때문에 게르마늄 트랜지스터의 자리를 빠르게 대체하기 시작했다.

.

집적회로(IC)의 탄생과 무어의 법칙

한동안 트랜지스터가 진공관의 수많은 문제를 해결하긴 했지만, 또 다른 문제는 여전히 남아 있었다. 전자 회로는 트랜지스터, 저항, 다이오드, 캐패시터 등 여러 전자부품을 수작업으로 기판에 납땜해 연결하는 방식으로 만들어졌는데, 이러한 방식은 생산 시간이 매우 오래 걸렸다.

게다가 자칫 연결 부위에 불량이라도 발생하면 전체 시스템이 동작하지 않는 문제가 발생했다. 하지만 이런 연결 부위는 전자제품의 기능이 늘어날수록 기하급수적으로 증가하는 특성이 있었기 때문에 과학자들은 또다시 돌파구를 찾아야 하는 시점에 놓였다.

1950년대 후반, 마침내 잭 킬비와 로버트 노이스라는 두 과학자가 같은 시기에 비슷한 해결책을 떠올렸다. 약간의 차이는 있었지만 두 사람의 공통된 아이디어는 회로에 전자부품을 납땜으로 연결하는 것이 아니라 회로를 만들 때부터 기판과 부품을 하나로 통합하는 것이었다.

이에 따라 수많은 전자부품을 반도체 칩 위에 일체화된 형태로 집적(集積)하는 ‘집적회로(Integrated Circuit, IC)’가 발명되었다. 그중에서도 노이스의 집적회로는 그의 동료 진 호에르니의 ‘평면 소자 공정 기술’과 결합해 3차원 입체 형태였던 전자부품들을 2차원 평면 형태로 회로에 구현할 수 있도록 만들었다. 이러한 방식은 수천 개 이상의 트랜지스터를 하나의 칩에 집적할 수 있도록 만들었고 전자 제품의 성능을 크게 향상시키면서 크기는 획기적으로 줄이는 결과를 낳았다.

그렇게 1965년, 노이스의 또 다른 동료이자 함께 인텔(Intel)을 창업한 고든 무어는 ‘무어의 법칙’을 주장해 반도체 칩의 트랜지스터 수가 2년마다 두 배로 증가할 것이며 이로 인해 컴퓨팅 성능이 기하급수적으로 발전할 것이라고 예측했다. 무어의 예측은 사실이었다.

이후 반도체 칩의 트랜지스터 밀도는 계속해서 높아졌고 1971년, 인텔이 출시한 첫 번째 마이크로프로세서 ‘Intel 4004’에 2,300개의 트랜지스터가 집적되어 있었던 반면, 2010년대 이후로 출시된 프로세서에는 무려 10억 개가 넘는 트랜지스터가 집적되기 시작했다.

트랜지스터의 밀도가 높아짐에 따라 컴퓨터의 처리 속도는 이전과 비교할 수 없을 정도로 향상되었고 마침내 반도체 중심의 첨단 세상이 열리게 되었다.

.

미세공정의 시대를 지나 초미세공정의 시대로

무어의 법칙을 가능하게 만들었던 것은 공정 기술의 발전 덕분이었다.

트랜지스터가 2차원 평면 속으로 들어간 이후, 더 많은 트랜지스터를 회로 안에 구현하기 위해 반도체 공정 기술은 계속해서 미세화되었다. 1970년대, 마이크로미터(μm) 단위에 진입한 미세공정은 1990년대에 이르자 나노미터(nm) 단위로까지 진입하기 시작했다.

1나노미터는 기계를 이용한 물리적 공정으로는 절대 구현할 수 없는 머리카락 굵기의 10만 분의 1 수준에 불과한 두께지만, 빛을 이용해 마치 사진을 찍듯이 기판에 미세한 패턴을 새기는 포토리소그래피(Photolithography) 공정 덕분에 반도체 공정은 180nm, 90nm, 45nm, 22nm 수준으로 지속적으로 미세화될 수 있었다. 반도체 공정이 미세화됨에 따라 전자기기는 더욱 소형화되고 성능은 비약적으로 발전했다.

하지만 미세화 수준이 점점 올라가 초미세 공정 수준에 이르자 미세공정은 점차 물리적 한계에 도달하기 시작했다. 같은 면적에 더 작은 트랜지스터를 더 많이 집적시키는 것이 미세공정의 핵심인데, 트랜지스터의 두께가 너무 얇아지고 트랜지스터들 사이의 거리가 가까워지자, 전자들이 트랜지스터의 얇은 벽을 통과해 누설되는 ‘양자 터널링’ 효과가 발생하기 시작한 것이다.

이렇게 누설 전류가 발생하면 발열이 심해져 반도체의 성능이 감소하기 때문에, 반도체 기업들은 단순히 트랜지스터를 미세화하는 것을 넘어 새로운 돌파구를 찾기 시작했다.

가장 먼저 도입된 해결책은 2차원 트랜지스터 구조를 일부 3차원으로 만드는 ‘핀펫(FinFET)’ 구조의 도입이었다. 트랜지스터는 ‘게이트(Gate)’에 전압이 가해지면 ‘채널(Channel)’을 통해 전류가 흐르는 구조로 되어 있는데 게이트와 채널이 닿는 면적이 늘어날수록 트랜지스터의 효율은 높아진다.

핀펫 구조는 평면 상태의 채널을 입체적으로 만들어 채널과 채널을 감싸는 게이트가 닿는 면적을 1면에서 3면으로 늘려 트랜지스터의 성능을 향상시켰다. 2010년대, 핀펫으로 새로운 돌파구를 찾은 반도체 기업들은 핀펫 구조하에 추가적인 미세공정으로 반도체의 성능을 또 한 번 한계까지 끌어올렸지만, 초미세공정의 수준이 3nm와 2nm 단계에 이르자 핀펫 구조도 한계에 다다르기 시작했다.

.

차세대 반도체 기술

반도체 업계는 공정 미세화의 한계를 해결하기 위해 여러 가지 방향에서 대안을 찾고 있다. 그중 대표되는 차세대 반도체 기술들을 잠깐 살펴보도록 하자.

GAA(Gate-All-Around) 구조

신개념 트랜지스터 구조인 GAA 구조는 차세대 반도체 기술의 핵심 중 하나로 부상하고 있다. GAA 구조에서는 핀펫의 3면 접촉을 넘어 게이트가 모든 방향에서 트랜지스터의 채널을 감싸 채널 4면이 모두 게이트와 접촉하게 되어 트랜지스터의 효율을 더욱 높일 수 있게 만들어 준다.

GAA는 3nm 이하 공정에서 필수적인 구조로, 2022년 삼성전자가 세계 최초로 GAA 기술을 적용한 3nm 파운드리 공정 기반의 양산을 시작했다.

3D 적층 기술(3D Stacking)

3D 적층 기술도 차세대 반도체 기술의 중요한 트렌드 중 하나다. 칩을 평면적으로 집적하는 기존의 방법과 달리, 3D 적층 기술은 칩을 수직으로 쌓아 올리는 방식으로 동일한 면적에 더 많은 트랜지스터를 집적할 수 있어 집적도를 극대화한다는 장점이 있다.

신소재 개발

신소재 개발도 차세대 반도체 기술 발전의 중요한 요소다. 게르마늄 반도체를 실리콘 반도체가 대체한 이후 오랜 시간 실리콘이 대표적인 반도체 소재로 사용되었지만, 이제는 실리콘이 물리적 한계에 도달했다는 것이 명확해지면서 새로운 반도체 소재에 대한 연구가 활발하게 진행되고 있다.

신소재로는 그래핀, 탄화규소(SiC), 질화갈륨(GaN) 등이 떠오르고 있으며 더 높은 전력 효율, 더 낮은 발열, 그리고 더 빠른 전자 이동성을 제공한다는 점에서 이러한 신소재들이 고성능 반도체의 핵심 소재로 평가받고 있다.

양자 컴퓨팅용 반도체

양자 컴퓨팅은 기존의 디지털 컴퓨팅을 뛰어넘는 엄청난 계산 능력을 제공할 수 있는 기술로, 이를 실현하기 위한 반도체 소자의 개발이 활발히 진행 중이다.

양자 컴퓨팅에서는 기존의 트랜지스터 대신 양자 비트(큐비트, Qubit)를 사용하는데, 이를 구현하기 위해 초전도체, 이온 트랩, 스핀트로닉스 등 다양한 기술이 연구되고 있다. 향후 이 기술들이 상용화된다면 인공지능, 암호 해독, 신약 개발 등 여러 분야에서 혁신을 가져올 수 있다.

차세대 반도체 기술은 기존의 미세공정을 넘어서는 새로운 혁신을 통해 반도체 산업의 지속적인 발전을 가능하게 할 것이다. 이에 GAA 트랜지스터 구조, 3D 적층 기술, 양자 컴퓨팅용 반도체, 신소재 개발 등 다양한 기술들이 현재 반도체 성능을 한층 더 끌어올리고 있으며, 이러한 기술들은 인공지능, 자율주행, 통신, 의료 등 미래 기술 전반에 걸쳐 혁신을 촉진하는 데 중요한 역할을 할 것이다.

.

※ 본 칼럼은 외부 필진의 견해로, 삼성전자 DS부문의 공식 입장과 다를 수 있습니다.

The post [Behind the CHIP] 반도체, 그 성장의 기록: 과거, 현재, 그리고 미래 first appeared on 삼성전자 반도체 뉴스룸.

.

한 인간에게는 작은 발걸음이지만, 인류에게는 거대한 도약입니다.
– 닐 암스트롱, 우주비행사 –

인류의 탄생 이래 지금 우리가 그 어느 때보다 가장 진보한 세대임은 부정할 수 없을 것이다. 그런데 현세대의 문명이 이전보다 우월하고, 이전 세대가 지금에 비해 초라했다고 평가할 수 있는 근거는 무엇일까? 우스운 질문처럼 들릴지도 모르지만, 모두가 한 번쯤은 진지하게 고민해 볼 가치가 있다. 문명의 진보 수준을 판단하는 ‘기준’이 존재하는가에 관한 의문이라는 점에서 꽤 의미가 있기 때문이다.

이 질문에 누군가는 인류사의 위대한 순간을 떠올릴 것이다. 특히 아폴로 11호가 달 표면에 착륙하여 첫발을 내디딘 닐 암스트롱의 한마디는 전 세계에 송출되며 인류에게 새 시대가 도래했음을 알렸다.

사실 이 사건은 한순간에 일어난 것이라기보단 끊임없는 진보의 누적으로 이루어진 결과이다. 화석 연료 정제 기술, 강력한 로켓 엔진, 3,500°C에 달하는 로켓 엔진의 화염을 견디는 합금의 개발, 달 궤도를 계산하는 컴퓨터, 극저온에서도 인간의 활동을 가능케 하는 우주복의 발명이 없었다면 인류를 달에 보내는 것은 불가능했기 때문이다. 이런 측면에서 인류 진보는 발명의 역사와 궤를 같이한다고 볼 수 있을 것이다. 그러니 문명의 진보 수준을 판단하는 기준으로서 인간의 지성으로 만들어낸 제품의 총 가짓수(SKUs, Stock Keeping Units)를 매년 세어보는 것은 어떨까?

.

척도의 후보들: SKUs, 전력 소모량, 칩의 집적도

발명은 생각의 증거다.
– 피터 왓슨, 지성사가 –

선사시대에 살았던 멀고 먼 조상은 비교적 단순한 살림살이를 가지고 있었을 것이다. 돌을 내리쳐 날카롭게 만든 뗀석기, 채집한 물건을 담는 토기, 동물의 가죽으로 만든 옷가지 정도였다. 우리는 이들이 만들어낸 물건에 하나씩 번호를 부여해 볼 수 있다. 이 지표가 바로 SKUs다.

문명의 시계가 흘러가면서 점점 커지는 SKUs 목록을 하나씩 살펴보는 것은 아주 흥미로울 것이다. 교통수단으로 분류된 SKUs에는 나무로 된 수레바퀴에서 시작해 마차의 개발, 포드의 양산형 자동차 출현, 수많은 종류의 자동차 모델과 항공기, 닐 암스트롱을 달로 보낸 로켓 등의 긴 목록으로 이어진다. 예술 작품의 SKUs에는 고대의 벽화, 빗살무늬 토기, 원시적 장식물에서 시작하여 고대 그리스와 로마의 조각으로 이어진 다음, 르네상스 시기에 도달하면 SKUs의 목록이 급격하게 증가하게 될 것이다. 이와 같은 방식으로 인간이 만들어낸 모든 제품에 번호를 매겨 추적할 수만 있다면, 우리는 인류의 진보 수준을 어느 정도는 가늠해 볼 수 있다.

하지만 이런 측정 방식이 먼 옛날에는 가능했을지 몰라도 이제는 명백하게 불가능한 일이다. 진보의 척도로 SKUs를 사용했을 때 발생하는 난점은 두 가지다. 첫 번째는 실질적 측정이 어렵게 되어버렸다는 점이다. 오늘날에는 하루아침에 수많은 제품이 새롭게 개발되고, 순식간에 사라진다. 아무리 현대 사회가 컴퓨터를 이용해 재고를 처리하고 있다고 하더라도, 전 세계 모든 제품을 추적하는 누적 데이터베이스를 확보하는 것은 쉽지 않다. 두 번째 난점은 다품종소량생산의 시대에 돌입함에 따라 SKUs가 현실적인 진보의 수준을 반영하지 못하게 되었다는 점이다. 동일한 디자인의 옷에 100가지 색상이 있다고 해서 문명이 ‘100’만큼 더 발전했다고 말하는 것은 굉장한 비약일 것이다. 또한 이런 중복을 제거하고 집계하는 대안은 우리를 다시 첫 번째 문제로 돌아가게 만든다. 따라서 SKUs는 현대 사회의 진보 수준을 측정하는 도구로 부적절하다는 결론을 내릴 수 있다.

그렇다면 ‘전력 소모량’을 척도의 후보로 내세워보는 것은 어떨까? 최초의 전기 공급은 비교적 최근인 1880년대에 이루어졌고, 나라마다 전력 소모량을 정확히 측정하고 있으니 SKUs가 가지는 문제를 해결하는 대안이 될 수 있을 것으로 보였다. 실제로 전기는 인류의 진보 수준을 측정하는 유용한 수단이라고 말할 수 있다. 단, 2007년까지만 그랬다.

2007년 미국 전체의 전력 사용량은 3.9조 킬로와트시(kWh)로 정점에 도달한 후 소폭 등락을 거듭하며 횡보하고 있다. 2022년의 사용량은 4.05조 킬로와트시로 15년 전의 전력 사용량에 비해 3.8% 증가한 수준이다. 하지만 우리 대다수는 2007년보다 2022년이 3.8%보다는 훨씬 더 진보했다고 느낄 것이다. 15년간 전력 사용량이 횡보한 것은 탄소 배출을 줄이기 위해 에너지를 절감하도록 장려하고, 저전력 기기를 개발하고자 노력한 인류의 결실 덕분일 수도 있다.

이렇듯 현시대의 진보 수준을 잘 반영하는 지표를 찾는 일은 쉽지 않아 보인다. 그런데, 무려 반세기 동안 현대 사회의 진보 수준을 잘 나타내주었던 지표가 하나 존재한다. 그것은 바로 칩의 집적도다.

.

정보화 사회의 심장

칩의 집적도는 약 2년마다 두 배씩 증가한다.
– 무어의 법칙 –

많은 직장인은 컴퓨터로 메일을 보내고, 워드로 문서를 작성하며, 엑셀로 데이터를 입력하고 계산하는 데 익숙할 것이다. 심지어 이제는 손바닥 크기의 스마트폰으로 길을 걸으면서 작업을 할 수도 있다. 이 모든 것이 가능한 이유는 ‘칩’이라 불리는 장치를 개발한 덕분이다. 이제 칩은 어디에나 있다. 사무실 컴퓨터는 물론이고, 우리가 늘 들고 다니는 스마트폰에도 칩이 들어있기 때문이다. ‘정보화 사회’로 대변되는 현시대에서 가장 중요한 것을 꼽으라 한다면, 단연코 칩이라 말할 수 있다.

칩 안에는 전기를 이용해 덧셈과 뺄셈은 물론이고, 각종 논리 연산을 수행할 수 있는 단위 장치인 트랜지스터가 빼곡히 새겨져 있다. 그리고 하나의 칩이 가지고 있는 트랜지스터의 개수, 소위 칩의 집적도가 우리가 가진 컴퓨터와 스마트폰이 얼마나 빠를지를 결정한다. 현대 사회, 즉 정보화 사회의 진보 수준은 컴퓨터의 데이터 처리 속도에 좌우된다 해도 과언이 아니다. 이 속도를 결정하는 것이 칩의 집적도이니, 이것이야말로 현시대의 진정한 진보의 척도라 불릴 자격을 갖춘 셈이다.

그렇다면, 지난 50년간 하나의 칩이 가진 트랜지스터의 개수는 어떻게 변화했을까? 아래의 차트는 1971년부터 2019년까지 칩 하나가 가지고 있는 트랜지스터의 개수를 로그 스케일의 차트로 나타낸 것이다. 1971년 개발된 칩엔 약 2,308개의 트랜지스터가 있었고, 2019년 출시된 칩에는 약 395억 개의 트랜지스터가 들어있다. 약간의 계산을 해보면, 48년간 칩 하나에 들어간 트랜지스터의 개수가 약 1,711만 4,384배 폭증한 것이다.

놀랍게도, 칩 제조기업 인텔의 설립자이자, 실리콘 밸리의 전설로 불리는 고든 무어는 이러한 발전을 크게 틀리지 않은 수준으로 반세기 전부터 예측한 바 있다. 그는 약 2년마다 칩의 집적도가 두 배씩 증가할 것이라는 소위 ‘무어의 법칙’을 주장하였는데, 그의 주장에 따르면 칩의 집적도는 48년 후에는 2를 스물네 번 곱한 값인 1,677만 7,216배(2²⁴)만큼 증가해야 한다. 이는 실제값(1,711만 4,384배)과 크게 다르지 않으므로, 고든 무어는 48년 후를 정확히 내다본 것이나 마찬가지인 셈이다.^[1]

무어가 강력한 칩의 출현을 예견할 수 있었던 이유는 칩의 트랜지스터 개수가 일정한 비율로 증가하는 ‘지수적 패턴’을 보이고 있음을 누구보다 먼저 눈치챘기 때문이다. 무어의 법칙이 대변하는 칩의 집적도 증가 폭은 오히려 이제는 칩 제조업체가 따라잡아야만 하는 황금률이 되었다. 인류가 스스로 문명의 진보 속도를 정하게 된 것이다.

그런데 향후 50년도 무어의 법칙이 지속될까? 다시 말해, 칩 산업은 우리에게 앞으로도 2년마다 2배의 집적도 향상을 약속할 수 있을까? 만약 그렇다면 50년 후의 인류는 지금에 비해 약 3,000만 배 더 강력한 컴퓨터를 가지게 됨을 의미한다.

.

터널 효과, 그리고 척도의 미래

무어의 법칙은 더 이상 가능하지 않다.
– 젠슨 황, 엔비디아 CEO –

칩의 집적도를 높이는 가장 쉽고 단순한 방법은 칩의 기본 단위인 트랜지스터 크기를 소형화하는 것이다. 트랜지스터는 전기 흐름을 통제하는 일종의 스위치 역할을 한다. 여기서 문제는 이 스위치가 계속 작아지면 어느 순간부터 자신의 역할을 제대로 할 수 없게 된다는 점이다.

전기의 흐름, 즉 전류는 ‘전자’라 불리는 아주 작은 입자의 흐름이다. 그리고 트랜지스터는 이 전자를 통과시키거나 통과시키지 않음으로써 자신의 본분을 다한다. 트랜지스터가 문(Gate)을 열어 전자를 통과시키면 스위치를 켜는 것이고, 전자를 통과시키지 않으면 스위치를 끄는 것이다. 트랜지스터를 소형화할수록 전자가 지나다니는 문 역시 얇아지게 되는 것은 당연한 일이다.

그런데 그 문이 얇아질수록, 다시 말해 칩 제조 공정이 미세화될수록 아주 작은 세계를 일컫는 양자 세계의 규칙이 고전 세계의 규칙을 대체하기 시작한다. 그리고 양자 세계에서는 전자가 정해진 길을 이탈해 다른 곳으로 순간 이동하는 것처럼 보이는 ‘터널 효과(Tunnel Effect)’가 나타난다. 여기서는 전자가 닫힌 문을 뚫고 지나가는 사건이 벌어져도 이상하지 않다. 이는 원하지 않는 상황과 영역에 전기가 흐르는 결과를 만들어내므로 칩의 소비 전력을 증가시키고 기계 오작동의 주요 원인이 된다.

칩 제조사들은 트랜지스터의 구조를 변경하여 전류 누설 등의 문제를 극복해 왔다. 기존 트랜지스터의 한 종류였던 Planar FET의 누설 전류에 대응하기 위해 게이트에 수직한 핀(Fin)을 세워 이 문제를 해결한 새로운 트랜지스터인 FinFET이 등장한 바 있고, 이 덕분에 칩의 집적도를 한층 높일 수 있었다. 그리고 이제는 FinFET 구조로도 공정 미세화를 감당하기 어려워져, 말 그대로 전자의 통로를 4면으로 게이트가 감싸는 구조를 가진 GAA(Gate-All-Around) 공정 기반 제품의 개발과 양산이 진행되었다.

이런 방식으로 지금까지 칩 제조업계는 전자가 지나는 문의 형태를 바꿔서 무어의 법칙이 유지될 수 있도록 노력해 왔다. 하지만 앞으로의 50년이 지난 50년과 같을 것으로 생각한다면 오산이다. 우리 모두는 피할 수 없는 한계를 맞이할 준비를 해야 한다. 그 시간이 찾아오면 우리는 그 시대에 맞는 새로운 진보의 척도를 찾아야 할 것이다. 그 척도는 기대치를 조금 낮춘 무어의 법칙일 수도, 혹은 인공지능(파라미터의 법칙), 양자컴퓨터(로즈의 법칙)와 같이 급부상하고 있는 분야의 또 다른 법칙이 될지도 모른다.

. 비하인드 더 칩

[1] 칩 하나가 가진 트랜지스터의 개수는 엄밀하게 말하면 집적도와 다르다. 칩마다 규격이 다르므로 각 칩이 가진 트랜지스터의 개수에서 칩의 면적을 나눠야만 하기 때문이다. 다만 칩을 크게 만들어 더 많은 트랜지스터를 넣고, 칩끼리 연결하는 것도 하나의 기술력이라 볼 수도 있다

출처

1. 김종성, 이택호 지음, ≪수학은 알고 있다≫, 더퀘스트, 2024
2. NASA, ≪July 20, 1969: One Giant Leap For Mankind≫, https://www.nasa.gov/history/july-20-1969-one-giant-leap-for-mankind/
3. EIA, ≪Electricity consumption in the United States was about 4 trillion kilowatthours (kWh) in 2022≫, https://www.eia.gov/energyexplained/electricity/use-of-electricity.php
4. Our World in Data, ≪Moore’s law: The number of transistors per microprocessor≫, https://ourworldindata.org/grapher/transistors-per-microprocessor
5. Shara Tibken, <CES 2019: Moore’s Law is dead, says Nvidia’s CEO>, ≪CNET≫, 2019.01.09, https://www.cnet.com/tech/computing/moores-law-is-dead-nvidias-ceo-jensen-huang-says-at-ces-2019/

.

※ 본 칼럼은 외부 필진의 견해로, 삼성전자 DS부문의 공식 입장과 다를 수 있습니다.

The post [Behind the CHIP] 진보의 척도 | 우리 사회의 진보 수준을 어떻게 측정할 수 있을까? first appeared on 삼성전자 반도체 뉴스룸.

뉴스 속 낯선 반도체 용어들, 꼭 어려운 사전에서만 확인해야 할까?
반도Chat과 함께라면 잠깐의 출퇴근 시간 동안에도 손쉽게 반도체를 이해할 수 있다. 지금 바로 13개의 ‘반도Chat’ 에피소드를 돌아보며, 다시 한번 반도체 세계 속으로 떠나보자!

.

The post [반도Chat 모아보기] 어려운 반도체 용어 완전 정복! 요약 모음.Zip first appeared on 삼성전자 반도체 뉴스룸.

삼성전자 반도체는 지난 6월 미국 실리콘밸리 미주총괄 사옥에서 열린 ‘삼성 파운드리 포럼(SFF) 2024’에서 AI 시대를 주도할 파운드리 기술 전략을 공개했다. 정교한 전류 조절과 전류 제어가 핵심인 GAA는 물론, BSPDN 기술을 적용한 2나노 공정 준비 계획까지! AI 시장의 핵심 키를 가지고 있는 삼성전자 반도체만의 맞춤형 솔루션이 궁금하다면 영상을 통해 확인해보자.

The post AI 시대의 핵심 키! 삼성 파운드리 포럼 2024에서 제시한 삼성전자의 맞춤형 솔루션 first appeared on 삼성전자 반도체 뉴스룸.

삼성전자가 미국 실리콘밸리에서 12일(현지시간) ‘삼성 파운드리 포럼 2024(Samsung Foundry Forum 2024)’를 개최하고 AI 시대를 주도할 파운드리 기술 전략을 공개했다.

이번 행사는 “Empowering the AI Revolution”을 주제로, 고객의 인공지능(AI) 아이디어 구현을 위해 삼성전자의 최선단 파운드리 기술은 물론, 메모리와 어드밴스드 패키지(Advanced Package) 분야와의 협력을 통한 시너지 창출 등 삼성만의 차별화 전략을 제시했다.

삼성전자 파운드리 사업부 최시영 사장은 이날 기조연설에서 “AI를 중심으로 모든 기술이 혁명적으로 변하는 시점에서 가장 중요한 건 AI 구현을 가능하게 하는 고성능ㆍ저전력 반도체”라며 “삼성전자는 AI 반도체에 최적화된 GAA(Gate-All-Around) 공정 기술과 적은 전력 소비로도 고속 데이터 처리가 가능한 광학 소자 기술 등을 통해 AI 시대에 고객들이 필요로 하는 원스톱(One-Stop) AI 솔루션을 제공할 것”이라고 말했다.

이번 파운드리 포럼은 미국 실리콘밸리 새너제이에 위치한 삼성전자 DS부문 미주총괄(DSA) 사옥에서 개최됐으며, 르네 하스(Rene Haas) Arm CEO와 조나단 로스(Jonathan Ross) Groq CEO 등 업계 주요 전문가들이 참석했다.

포럼 참석자들은 삼성전자의 기술과 사업 현황뿐 아니라 30여 개 파트너사가 마련한 부스를 통해 다양한 반도체 기술과 솔루션, 협력 방안을 활발하게 공유했다.

.

□ 최선단 파운드리 공정으로 팹리스 수요 적극 지원

삼성전자는 반도체 응용처가 확대되며 다변화되는 고객 수요에 대응하기 위해 AI와 HPC, 전장, 엣지컴퓨팅 등 주요 응용처별 특화 공정을 제공하고 있다.

올해 행사에는 기존 파운드리 공정 로드맵에서 SF2Z, SF4U를 추가로 공개했다.

삼성전자는 BSPDN(후면전력공급 기술, Back Side Power Delivery Network) 기술을 적용한 2나노 공정(SF2Z)을 2027년까지 준비한다는 계획이다. BSPDN은 전류 배선층을 웨이퍼 후면에 배치해 전력과 신호 라인의 병목 현상을 개선하는 기술이다.

SF2Z는 기존 2나노 공정 대비 PPA 개선 효과뿐 아니라, 전류의 흐름을 불안정하게 만드는 ‘전압강하’ 현상을 대폭 줄일 수 있어 고성능 컴퓨팅 설계 성능을 향상시킬 수 있다.

* PPA: Power(소비전력), Performance(성능), Area(면적)의 약자로, 공정을 평가하는데 있어서 주요한 3가지 지표

또한, 이번에 발표한 또 다른 신규 공정인 4나노 SF4U는 기존 4나노 공정 대비 광학적 축소(optical shrink)를 통해 PPA 경쟁력이 추가 향상되며, 2025년 양산 예정이다.

삼성전자는 2027년 1.4나노 공정 양산을 계획하고 있으며, 목표한 성능과 수율을 확보하고 있다고 밝혔다. ‘비욘드 무어(Beyond Moore)’ 시대에 경쟁력을 갖추기 위해 소재와 구조의 혁신을 통해 1.4나노를 넘어 미래 기술 혁신을 주도하고 있다.

삼성전자는 3나노 공정에 GAA 트랜지스터 기술을 최초로 적용해 2022년부터 양산중이며, 올해 하반기에 2세대 3나노 공정 양산을 시작할 계획이다.

삼성은 GAA 양산 경험을 누적해 경쟁력을 갖췄으며, 2나노에도 지속 적용할 예정이다. 삼성의 GAA 공정 양산 규모는 2022년 대비 꾸준히 증가하고 있으며, 선단공정 수요 성장으로 인해 향후 지속 큰 폭으로 확대될 전망이다.

.

□ 메모리ㆍAVP와 원팀(One-Team) 협력으로 AI 솔루션 턴키 서비스 제공

삼성전자는 파운드리와 메모리, 어드밴스드 패키지 사업을 모두 보유해 AI 시대에 필요한 사양과 고객의 요구에 맞춘 커스텀 솔루션 제공을 위한 협력에 유리하다.

삼성전자는 세 개 사업 분야간 협력을 통해 고성능·저전력·고대역폭 강점을 갖춘 통합 AI 솔루션을 선보여 고객의 공급망을 단순화하는 데 기여하는 등 편의를 제공하고 제품의 시장 출시를 가속화한다.

삼성의 통합 AI 솔루션을 활용하는 팹리스 고객은 파운드리, 메모리, 패키지 업체를 각각 사용할 경우 대비 칩 개발부터 생산에 걸리는 시간을 약 20% 단축할 수 있다.  

나아가 2027년에는 AI 솔루션에 광학 소자까지 통합한다는 계획이다. 이를 통해 AI 시대에 고객들이 필요로 하는 ‘원스톱 AI 솔루션’ 제공이 가능할 것으로 기대된다.

.

□ AI향 선단 기술부터 8인치 기술까지 고객 포트폴리오 다변화

삼성전자는 파운드리 사업부의 사업 경쟁력 강화를 위해 고객과 응용처별 포트폴리오를 다변화한다.

급격히 성장하고 있는 AI 분야에서 고객 협력을 강화하여 올해 AI 제품 수주 규모는 작년 대비 80% 이상 성장했다.

8인치 파운드리와 성숙 공정에서도 PPA와 가격경쟁력을 개선한 공정 포트폴리오를 제공해 다양한 고객 니즈에 대응하고 있다.

.

□ 파운드리 생태계 확대 지원… AI 기술과 융합 강조

삼성전자는 13일(현지시간) ‘SAFE(Samsung Advanced Foundry Ecosystem) 포럼 2024’를 개최한다. 올해 주제는 “AI: Exploring Possibilities and Future”로, 삼성전자는 파트너사들과 AI 시대 고객 맞춤형 기술과 솔루션을 함께 공유하고 제시하는 장을 마련한다.

특히, 마이크 엘로우(Mike Ellow) Siemens CEO, 빌 은(Bill En) AMD VP, 데이비드 라조브스키(David Lazovsky) 셀레스티얼 AI CEO 등이 참석해 AI 시대에 요구되는 칩과 시스템 설계 기술의 발전 방향을 논의한다.  

이번 포럼에서는 작년 출범한 첨단 패키지 협의체인 ‘MDI 얼라이언스 (Multi-Die Integration Alliance)’의 첫 워크숍이 진행된다.

삼성전자와 MDI 파트너사들은 이번 워크숍에서 구체적인 협력 방안을 심도있게 논의하는 등 파트너십을 더욱 강화하고, 2.5D와 3D 반도체 설계에 대한 종합적인 솔루션을 구체화할 예정이다.

The post 삼성전자, 파운드리 포럼 2024 개최 AI 시대 파운드리 비전 제시 first appeared on 삼성전자 반도체 뉴스룸.

반도체 기술의 발전은 우리의 삶을 더욱 풍부하게 만들어 준다. 하지만 도대체 어떤 기술 덕분에 우리가 편해질 수 있는지 알아보는 길은 쉽지만은 않다.

삼성전자 반도체 뉴스룸이 이러한 어려움을 해결하기 위해 새로운 시리즈를 준비했다. 이름하여, ‘반도 Chat’! 오늘의 반도체 용어에 대해 가볍게 수다를 떠는 느낌으로 차근차근 배워 보자.

.

MAP 1. 트랜지스터가 최초의 반도체라고?

첫 번째 키워드는 ‘트랜지스터’다. 트랜지스터는 반도체를 구성하는 주요 소자로 게이트를 통해 전류의 흐름을 조절하는 역할을 한다. 전자기기는 대부분 전류의 흐름을 조절하는 방식으로 정보를 저장하기에 트랜지스터는 ‘최초의 반도체’라 불린다.

위 그림에서 볼 수 있듯이 트랜지스터가 작아지면 더 빠른 연산이 가능하고, 더 적은 전력으로 동작할 수 있다. 즉, 트랜지스터를 작게 만들어 웨이퍼 하나에 얼마나 많은 트랜지스터를 넣느냐는 반도체의 성능과도 직결되는 문제다.

.

MAP 2. 초미세 공정의 한계에 부딪히다

반도체를 작게 만드는, ‘초미세 공정’은 반도체 기술력의 상징으로 불린다. 반도체 크기가 작아질수록, 반도체 칩을 구성하고 있는 트랜지스터도 점점 작아져야 하는데, 이 과정에서 한가지 문제가 발생하게 된다. 바로 ‘단채널 현상(Short Channel Effect)’이다.

트랜지스터의 구조를 살펴보면 단채널 현상을 더 빠르게 이해할 수 있다. 게이트(Gate)에 전압이 가해지면 트랜지스터는 채널(Channel)을 통해 소스(Source)에서 드레인(Drain)으로 전자가 흐르면서 동작하게 된다. 하지만 트랜지스터가 점점 작아지면, 소스와 드레인 간 거리가 가까워지게 되어 누설 전류가 발생하고, 결국 너무 짧아진 게이트는 제 역할을 하지 못하게 된다.

이처럼 단채널 현상은 단어의 이름처럼 전류의 흐름을 조절하는 게이트의 길이가 너무 짧아짐에 따라 발생하는 모든 현상들을 일컫는다.

.

MAP 3. 그것이 궁금하다, GAA

단채널 현상을 극복하기 위해 1차원 Planar FET부터 3차원 FinFET까지 트랜지스터 구조도 함께 발전해 왔다. GAA(Gate-All-Around)는 전류를 더 확실하게 제어할 구조를 고민한 결과 탄생한 구조이다. 4개의 채널을 4개의 게이트로 둘러싼 형태로 기존보다 더 정교한 전류 조절과, 더 확실한 전류 제어가 가능하기 때문에 성능과 특성 측면에서 훨씬 좋은 이득을 얻을 수 있다.

.

MAP 4. 삼성전자 반도체만의 GAA, 궁극의 MBCFET

‘MBCFET(Multi-Bridge Channel Field Effect Transistor)’은 삼성전자 반도체만의 독자적 GAA 구조이다. 초기 GAA 구조의 채널(Channel)을 보다 넓게 만들어서, 기존 대비 통로가 넓어지기 때문에 저항이 줄어들고, 그로 인해 전류가 더 많이 흐르게 되어 누설 전류를 더욱 효과적으로 제어할 수 있다.

이러한 MBCFET은 기존의 트랜지스터보다 전력 소모를 줄이면서도 성능을 향상할 수 있는 차세대 반도체 기술로 평가된다. 기존 Nanowire보다 넓은 Nanosheet 형태로 통로가 넓어졌기 때문에 전류가 더 많이 흐를 수 있고, 원하는 수준까지 소비 전력을 줄일 수 있는 장점이 있다.

그리고 사용자가 요구하는 다양한 성능에 따라 다양한 시트를 제공한다는 점이 MBCFET 의 가장 큰 장점이다. 연산을 많이 해야 하는 CPU 같은 곳에서는 전류가 많이 흘러야 하기 때문에 넓은 시트를 사용하고, 저전력을 요구하는 곳에서는 좁은 나노시트를 써서 그 성능을 맞추게 된다.

GAA에 대한 보다 자세한 설명이 궁금하다면 반썰어 ‘GAA’편을 참고하길 바란다.

The post [반도Chat Ep.1] 반도체 미세화 한계 극복을 위한 해답! ‘GAA’ first appeared on 삼성전자 반도체 뉴스룸.

반도체 칩 속에서 전류의 흐름을 제어해 0과 1의 디지털 신호를 만들어주는 트랜지스터. 반도체 칩이 세대를 거듭해 점점 작아짐에 따라 반도체를 구성하는 트랜지스터도 함께 작아져야만 합니다.

그런데, 전세계 반도체 회사들을 고뇌에 빠트린 난제가 있는데요. 바로 트랜지스터가 너무 작아짐에 따라 게이트가 제 역할을 하지 못해, 전류 조절 기능이 나빠지고 누설 전류가 발생하는 단채널 현상(Short Channel Effect)입니다.

이러한 한계를 극복하기 위해 삼성전자 반도체가 내놓은 해답은 바로 ‘GAA(Gate-All-Around)’ 기술. GAA는 신개념 트랜지스터 구조로, 전류가 흐르는 채널 4개 면을 게이트가 둘러싸는 형태입니다. 마치 수도꼭지 4개가 한꺼번에 달린 것처럼 전류를 쉽게 제어할 수 있어 속도는 빠르게 구현하면서도, 소비전력은 줄일 수 있습니다.

최근에는 팹리스 고객의 다양한 요구에 맞추어 다양한 특성을 구현할 수 있는 삼성전자 반도체만의 독자 기술 MBCFET^TM도 개발했다고 하는데요. 파운드리 게임 체인저로 불리는 GAA 기술과 MBCFET^TM은 어떻게 탄생할 수 있었을까요? 궁금하다면, 지금 영상을 시청해보세요.

The post [반썰어 Ep.6] 파운드리 공정의 초미세화 한계를 극복하는 신의 한 수, 차세대 트랜지스터 ‘GAA’ first appeared on 삼성전자 반도체 뉴스룸.

삼성전자가 25일 경기도 화성캠퍼스 V1라인(EUV 전용)에서 차세대 트랜지스터 GAA(Gate All Around) 기술을 적용한 3나노 파운드리 제품 출하식을 개최했습니다.

이 날 행사는 산업통상자원부 이창양 장관, 협력사, 팹리스, 삼성전자 DS부문장 경계현 대표이사(사장)와 임직원 등 100여 명이 참석해 3나노 GAA 연구개발과 양산에 참여한 임직원들을 격려했습니다.

*대덕전자 김영재 대표이사, 동진쎄미켐 이준혁 대표이사, 솔브레인 정현석 대표이사, 원세미콘 김창현 대표이사, 원익IPS 이현덕 대표이사, 피에스케이 이경일 대표이사, 케이씨텍 고상걸 부회장, 텔레칩스 이장규 대표이사

삼성전자 파운드리사업부는 ‘혁신적인 기술력으로 세계 최고를 향해 나아가겠습니다’는 자신감과 함께, 3나노 GAA 공정 양산과 선제적인 파운드리 기술로 사업 경쟁력을 강화해 나가겠다는 포부를 밝혔습니다.

삼성전자 파운드리사업부 기술개발실장 정기태 부사장은 기술 개발 경과보고를 통해 파운드리사업부, 반도체연구소, 글로벌 제조&인프라총괄 등 사업부를 넘어선 협업으로 기술개발 한계를 극복한 점을 강조하는 등 개발에서부터 양산에 이르기까지의 과정을 설명했습니다.

이어 삼성전자 DS부문장 경계현 대표이사는 “삼성전자는 이번 제품 양산으로 파운드리 사업에 한 획을 그었다”고 임직원들을 격려하며, “핀펫 트랜지스터가 기술적 한계에 다다랐을 때 새로운 대안이 될 GAA 기술의 조기 개발에 성공한 것은 무에서 유를 창조하는 혁신적인 결과”라고 말했습니다.

산업통상자원부 이창양 장관은 축사에서 삼성전자 임직원과 반도체 산업계의 노고에 감사를 표하고, “치열한 미세공정 경쟁에서 앞서기 위해 삼성전자와 시스템반도체 업계, 소부장 업계가 힘을 모아달라”고 당부하며, “정부도 지난주 발표한 『반도체 초강대국 달성전략』을 바탕으로 민간 투자 지원, 인력 양성, 기술 개발, 소부장 생태계 구축에 전폭적인 노력을 아끼지 않을 것”이라 강조했습니다.

삼성전자는 GAA 트랜지스터 구조 연구를 2000년대 초부터 시작했으며, 2017년부터 3나노 공정에 본격 적용해 지난달 세계 최초로 GAA 기술이 적용된 3나노 공정 양산을 발표했습니다.

삼성전자는 3나노 GAA 공정을 고성능 컴퓨팅(HPC)에 처음으로 적용하고, 주요 고객들과 모바일 SoC 제품 등 다양한 제품군에 확대 적용을 위해 협력하고 있습니다.

행사에 참석한 국내 반도체 장비 업체 원익IPS 이현덕 대표이사는 “삼성전자와 함께 3나노 GAA 파운드리공정 양산을 준비하며 원익아이피에스 임직원의 역량도 한 층 더 강화됐다”며 “앞으로도 국내 반도체 장비 산업 발전을 위해 삼성전자와 최선을 다하겠다” 고 밝혔습니다.

또한, 국내 팹리스 업체 텔레칩스 이장규 대표이사는 “텔레칩스는 삼성전자의 초미세공정을 활용한 미래 제품 설계에 대한 기대감이 크다” 며 “삼성전자는 초미세 파운드리 공정을 국내 팹리스에 적극 제공하며 팹리스가 제품 설계 범위를 넓혀갈 수 있도록 도움을 주고있다” 고 말했습니다.

한편, 삼성전자는 화성캠퍼스에서 3나노 GAA 파운드리 공정 제품 양산을 시작했으며, 향후 평택캠퍼스까지 확대해 나갈 예정입니다.

The post 삼성전자, 3나노 파운드리 양산 출하식 개최 first appeared on 삼성전자 반도체 뉴스룸.

삼성전자가 세계 최초로 GAA(Gate-All-Around) 기술을 적용한 3나노(nm, 나노미터) 파운드리 공정 기반의 초도 양산을 시작했습니다.

3나노 공정은 반도체 제조 공정 가운데 가장 앞선 기술이며, 차세대 트랜지스터 구조인 GAA 신기술을 적용한 3나노 공정 파운드리 서비스는 전 세계 파운드리 업체 중 삼성전자가 유일합니다.

삼성전자는 3나노 공정의 고성능 컴퓨팅(HPC, High-Performance Computing)용 시스템 반도체를 초도 생산한데 이어, 모바일 SoC 등으로 확대해 나갈 예정입니다.

삼성전자 파운드리사업부장 최시영 사장은 “삼성전자는 파운드리 업계 최초로 ‘하이-케이 메탈 게이트(High-K Metal Gate)’, 핀펫(FinFET), EUV 등 신기술을 선제적으로 도입하며 빠르게 성장해 왔고, 이번에 MBCFET GAA기술을 적용한 3나노 공정의 파운드리 서비스 또한 세계 최초로 제공하게 됐다”며, “앞으로도 차별화된 기술을 적극 개발하고, 공정 성숙도를 빠르게 높이는 시스템을 구축해 나가겠다”고 밝혔습니다.

* High-K Metal Gate: 공정이 미세화 될수록 증가하는 누설전류를 효과적으로 줄일 수 있도록 절연 효과가 높은 High-K 물질을 적용한 것
* MBCFET: Multi-Bridge Channel Field Effect Transistor

나노시트 형태의 독자적인 MBCFET GAA 기술 세계 첫 적용

삼성전자는 이번에 반도체를 구성하는 트랜지스터에서 전류가 흐르는 채널(Channel) 4개면을 게이트(Gate)가 둘러 싸는 형태인 차세대 GAA 기술을 세계 최초로 적용했습니다.

채널의 3개면을 감싸는 기존 핀펫 구조와 비교해, GAA 기술은 게이트의 면적이 넓어지며 공정 미세화에 따른 트랜지스터 성능 저하를 극복하고 데이터 처리 속도와 전력 효율을 높이는 차세대 반도체 핵심 기술로 손꼽힙니다.

또한 삼성전자는 채널을 얇고 넓은 모양의 나노시트(Nanosheet) 형태로 구현한 독자적 MBCFET GAA 구조도 적용했습니다.

나노시트의 폭을 조정하면서 채널의 크기도 다양하게 변경할 수 있으며, 기존 핀펫 구조나 일반적인 나노와이어(Nanowire) GAA 구조에 비해 전류를 더 세밀하게 조절할 수 있어 고성능·저전력 반도체 설계에 큰 장점이 있습니다.

설계 공정 기술 최적화를 통한 극대화된 PPA 구현

삼성전자는 나노시트 GAA 구조 적용과 함께 3나노 설계 공정 기술 공동 최적화(DTCO, Design Technology Co-Optimization)를 통해 PPA(Power:소비전력, Performance:성능, Area:면적)를 극대화했습니다.

삼성전자 3나노 GAA 1세대 공정은 기존 5나노 핀펫 공정과 비교해 전력 45% 절감, 성능 23% 향상, 면적 16% 축소되었고, 이어 GAA 2세대 공정은 전력 50% 절감, 성능 30% 향상, 면적 35% 축소됩니다.

삼성전자는 앞으로 고객 요구에 최적화된 PPA, 극대화된 전성비(단위 전력당 성능)를 제공하며, 차세대 파운드리 서비스 시장을 주도해 나갈 계획입니다.

SAFE 파트너와 지난해부터 3나노 설계 인프라/서비스 제공

공정이 미세화되고 반도체에 더 많은 기능과 높은 성능이 담기면서, 칩의 설계와 검증에도 점점 많은 시간이 소요됩니다.

삼성전자는 시높시스(Synopsys), 케이던스(Cadence) 등 SAFE(Samsung Advanced Foundry Ecosystem) 파트너들과 함께 3나노 공정 기반의 반도체 설계 인프라/서비스를 제공함으로써, 고객들이 빠른 시간에 제품 완성도를 높일 수 있도록 시스템을 강화해 나갈 계획입니다.

상카 크리슈나무티(Shankar Krishnamoorthy) 시높시스 실리콘 리얼라이제이션그룹(Silicon Realization Group) 총괄 매니저는 “시높시스는 삼성전자와 장기적·전략적 협력관계를 유지하고 있습니다. 삼성전자와의 GAA기반 3나노 협력은 향후 시높시스의 디지털 디자인, 아날로그 디자인, IP 제품으로 계속 확장되어, 주요 고성능 컴퓨팅 어플리케이션을 위한 차별화된 SoC를 제공할 것이다”고 말했습니다.

톰 베클리(Tom Beckley) 케이던스 Custom IC&PCB 그룹 부사장 겸 총괄 매니저는 “삼성전자 3나노 GAA 기반 제품 양산을 축하하며, 케이던스는 삼성전자와 협력해 자동화된 레이아웃으로 회로 설계와 시뮬레이션에서 생산성을 높일 수 있는 서비스를 제공합니다. 케이던스는 더 많은 테이프아웃(설계 완료) 성공을 위해 삼성전자와 협력을 계속해 나가겠다”고 말했습니다.

한편, 삼성전자는 7월 중 관계부처와 협력사 관계자 등이 참석한 가운데 3나노 양산을 기념하는 행사를 화성캠퍼스에서 진행할 계획입니다.

The post 삼성전자, 세계 최초 3나노 파운드리 양산 first appeared on 삼성전자 반도체 뉴스룸.

인공지능(AI)부터 5G, 사물인터넷(IoT), 자율주행 자동차까지 반도체는 어느새 4차 산업혁명 시대를 이끌어가는 핵심 기술로 자리 잡았는데요. 이렇게 반도체 기술이 고도화되고 복잡해지면서 그에 따라 반도체 공정 기술 또한 발전해 나가고 있습니다.

특히나 차세대 디바이스 크기에 따라 반도체의 크기가 점점 작아지고 고집적화되면서 초미세 공정 기술이 더욱 중요해지고 있는데요. 크기와 소모 전력은 점점 더 작아지지만 성능은 더욱 높아지는 반도체 진화의 중심, 차세대 트랜지스터에 대해 알아보겠습니다.

반도체 미세화 한계 극복을 위한 트랜지스터 구조의 변화

트랜지스터(Transistor)는 반도체를 구성하는 주요 소자로 전류의 흐름을 조절하여 증폭하거나 스위치 역할을 하는데요. 트랜지스터에서 가장 중요한 부분이 바로 게이트(GATE) 입니다. 게이트에 전압을 가하면 전류가 흐르고, 반대의 경우에는 전류가 차단되는 것이죠.

반도체 칩 하나에 이러한 트랜지스터가 수천 만에서 수억 개 들어가는 초고집적회로 시대를 맞아 미세한 공정을 진행하며, 트랜지스터의 크기도 점점 작아질 수 밖에 없었습니다. 이에 따라 작은 크기의 트랜지스터를 정밀하게 컨트롤해야하는 필요성이 생겼습니다.

차세대 트랜지스터 구조 GAA(Gate-All-Around)

트랜지스터는 게이트(Gate)에 전압이 가해지면 채널(Channel)을 통해 소스(Source)와 드레인(Drain)으로 전류가 흐르면서 동작하게 됩니다. 기존에 사용하던 평판(Planar) 트랜지스터는 게이트와 채널이 하나의 면으로 맞닿아 있는 평면(2D)구조로 트랜지스터의 크기를 줄이다 보면 소스와 드레인 간 거리가 가까워져 게이트가 제 역할을 못하고 누설전류가 생기는 단채널(Short Channel) 현상이 발생하는 등 동작 전압을 낮추는 데 한계가 있었습니다.

이를 개선하기 위해 입체(3D) 구조의 공정기술이 개발되었는데 이를 핀펫(FinFET)이라고 합니다. 구조가 물고기 지느러미(Fin) 모양을 닮았다고 해서 핀 트랜지스터라고 부르는데요. 게이트와 채널 간 접하는 면이 넓을수록 효율이 높아진다는 점에서 착안해 게이트와 채널이 3면에서 맞닿는 3차원 구조로 접점 면적을 키워 반도체 성능을 향상시켰습니다.

삼성전자만의 독자적 기술 MBCFET

핀 트랜지스터는 여전히 첨단 반도체 공정에 사용되고 있지만 최근 4나노 이후의 공정에서는 더 이상 동작 전압을 줄일 수 없다는 한계가 발견되었는데요.

이를 위해 새롭게 탄생한 것이 바로 차세대 3나노 GAA(Gate-All-Around) 구조입니다. 3나노 이하 초미세 회로에 도입될 GAA구조의 트랜지스터는 전류가 흐르는 채널 4면을 게이트가 둘러싸고 있어 전류의 흐름을 보다 세밀하게 제어하는 등 채널 조정 능력을 극대화했습니다. 이로 인해 높은 전력 효율을 얻을 수 있는 건데요.

삼성전자는 이미 지난해 ‘삼성 파운드리 포럼’을 통해 GAA(Gate-All-Around)를 차세대 3나노 공정에 도입하겠다고 소개했습니다.

올해 5월에 진행된 ‘삼성 파운드리 포럼 2019’에서는 기존 GAA 구조를 한층 더 발전시킨 기술을 보여주었는데요. 단면의 지름이 1나노미터 정도로 얇은 와이어(Wire) 형태의 채널의 경우 충분한 전류를 얻기가 힘든 점을 개선한 것으로, 종이처럼 얇고 긴 모양의 나노시트(Nano Sheet)를 여러 장 적층해 성능과 전력효율을 높인 독자적인 기술 MBCFET(Multi Bridge Channel FET)입니다.

MBCFET 공정은 최신 7나노 핀펫 트랜지스터보다도 차지하는 공간을 45% 가량 줄일 수 있으며, 약 50%의 소비전력 절감과 약 35%의 성능 개선 효과가 있을 것으로 기대되는데요. 뿐만 아니라 나노시트 너비를 특성에 맞게 조절할 수 있어 높은 설계 유연성을 갖고 있으며, 핀펫 공정과도 호환성이 높아 기존 설비와 제조 기술을 활용할 수 있다는 장점도 있습니다.

GAA구조의 트랜지스터는 인공지능, 빅데이터, 자율주행, 사물인터넷 등 고성능과 저전력을 요구하는 차세대 반도체에 적극 활용될 예정인데요. 불가능해 보이는 기술의 한계를 뛰어넘어 진화해 나가는 삼성전자에 앞으로도 많은 기대와 응원 부탁 드립니다.

The post 차세대 반도체를 위한 차세대 공정, ‘GAA 구조’ 트랜지스터 first appeared on 삼성전자 반도체 뉴스룸.