최근 삼성전자 반도체 파운드리사업부 기술개발실 최정민 PL은 4나노 초저전력 공정 기술 개발 성과를 인정받아 수상의 영예를 안았다. 오랜 기간 메모리와 파운드리 분야에서 두루 근무하며 쌓은 연구 역량과 경험을 바탕으로 기술 혁신을 이끈 파운드리사업부 최정민 PL의 이야기를 삼성전자 반도체 뉴스룸이 담아왔다.

전력 소모를 줄이는 기술이 핵심 경쟁력이 되다! 4나노 초저전력 공정 기술

대한민국 엔지니어상은 과학기술정보통신부가 주최하고 한국산업기술진흥협회가 주관하는 우수 공학자 포상 제도이다. 지난 3월, 삼성전자 반도체 파운드리사업부 최정민 님은 3차원 구조 트랜지스터(FinFET) 기반의 4나노 초저전력 반도체 공정 개발 성과를 인정받아 이 상을 수상했다.

최근 AI 기술의 확산으로 전력 수요가 크게 늘어나면서, 반도체 전력 소모는 더욱 핵심적인 화두로 떠오르고 있다. 각각의 반도체가 소비하는 전력은 전하를 저장하는 양(Capacitance, 정전용량)에 비례하는데, 이 정전용량을 줄여야 반도체가 소모하는 전력을 줄일 수 있다. 최정민 님의 연구는 여기에서 출발했다.

*Dynamic Power[P]: 반도체가 소모하는 전력
*C(Capacitance): 커패시터의 전하 저장량

그는 반도체 칩을 구성하는 3차원 구조 트랜지스터(FinFET)의 높이를 낮추고, 소자 내 컨택(Contact) 폭을 줄여 정전용량(C)를 낮추는 데 집중했다. 소자 내 컨택 사이즈가 작아질수록 전하를 저장하는 양이 줄어들고, 그만큼 불필요한 전력 소모도 줄일 수 있기 때문이다.

최정민 님은 다양한 컨택 구조의 공정 및 디자인(Layout)을 최적화했고 그 결과로 전력 소모는 줄이면서도 성능의 개선을 이뤄낼 수 있었다. 이렇게 개발된 기술은 양산 제품에 적용돼 좋은 성과로 이어졌다.

4나노 초저전력 공정 기술을 선제적으로 도입해 HBM4 베이스 다이 개발 및 양산화에 기여했습니다. HBM 베이스 다이는 적층된 D램을 GPU/AI 가속기 등과 연결해 데이터와 전원, 제어 신호 등을 효율적으로 관리하는 칩인데요. 4나노 초저전력 고성능 기술을 통해 데이터 처리 속도를 높일 수 있었습니다.

커리어부터 시행착오, 업무 습관까지! 지난 여정을 되돌아보다

새로운 공정 기술을 제품에 적용해 완성도를 높이기까지 많은 엔지니어들의 현장 경험과 팀워크가 바탕이 됐다. 최정민 님은 2001년 삼성전자 반도체에 입사해 올해로 26년 차를 맞은 엔지니어로, 현재 FEOL* Module 리더로서 저전력·고성능 공정 기술의 최전선을 이끌고 있다. 메모리사업부에서 커리어를 시작한 그는 현재의 파운드리사업부에 이르기까지 다양한 공정 현장을 거치며 기술 역량과 경험을 쌓아왔다.

* FEOL: Front-End of the Line

2001년 메모리사업부에 입사해 처음 8년간은 High Speed SRAM 제품 개발/양산 업무를 진행했습니다. 이후 2008년 말 파운드리사업부로 이동해 45나노부터 현재의 4나노에 이르기까지 다양한 로직 제품 개발과 양산 업무를 수행해 왔고요. 메모리사업부에서는 체계적인 양산을 경험했고, 파운드리사업부에서는 미래 기술을 대비하고 고객사의 니즈에 맞는 맞춤형 기술들을 함께 경험하고 있습니다. 현장에서 배운 모든 경험들이 좋은 양분이 되었다고 생각합니다.

26년 차 베테랑 엔지니어인 그에게도 4나노 초저전력 공정 기술 개발은 결코 쉽지 않은 과제였다.

초기 개발 단계 과정에서 수차례에 걸쳐 실험을 시도해 봤지만, 원하는 결과가 나오지 않았습니다. 뭔가 잘못됐다 싶었죠. ‘항상 문제는 기본적인 것에서 있다’는 의심으로 압력, 온도, 설비 파워, 가스 유량 등 다양한 요소들을 살피고 계산들을 점검했습니다. 그 결과, 해결의 실마리를 찾을 수 있었습니다.

난제를 마주치면 기본부터 다시 점검해 본다는 그에게는 엔지니어로서 오래된 습관이 존재한다. 바로, ‘1+1=5’ 습관이다.

반도체 공정은 다양한 상호작용을 얼마나 잘 이해하고 있는지가 중요합니다. 반도체의 집적도가 높아지면서 서로 다른 두 개의 공정이 만나면, 5가지 이상의 상호작용이 나타날 수 있기 때문인데요. 그래서 저는 업무 노트에 5가지 이상의 예상 현상을 리스트로 적어보는 습관을 갖고 있습니다. 긍정적인 현상과 부정적인 현상 모두요. 미리 예상해서 검증하는 과정을 거칠수록 업무의 능률이 높아지고, 기술에 대한 이해도 높아질 수 있었습니다.

한편, 최정민 님은 엔지니어 간 팀워크의 중요성도 강조했다.

동료들과 함께 수많은 시행착오와 과정을 겪은 결과, 엔지니어로서 크게 성장할 수 있었습니다. 그래서 이 상은 저 개인의 성과라기보다 함께 고민하고 도전해 온 팀원 모두가 함께 받은 뜻깊은 상이라고 생각합니다. 저 역시 수많은 선배님들께 ‘공정에서는 단 1%의 변화도 치명적인 결과로 이어질 수 있으니, 실험 하나하나의 변수에 항상 집중해야 한다’는 가르침을 받으며 업무를 배웠습니다. 저도 후배들이 기술적인 어려움에 부딪혔을 때 원인을 분석하고 해결의 실마리를 찾아가는 방법을 함께 나눌 수 있는 선배가 되고 싶습니다.

기술 혁신 성과를 함께 만들어 낸 최정민 님의 동료들도 수상 소식을 기뻐하며 소회를 밝혔다.

평소 보여주신 노력과 전문성이 좋은 결과로 이어진 것 같아 뿌듯했어요. 저도 많이 배우고 성장하도록 노력하겠습니다.

파운드리사업부 PA2팀 방지선 님

치열한 현장에서 늘 기술의 본질을 고민하고, 더 높은 완성도를 위해 끊임없이 노력해 오신 결과라고 생각합니다. 뜻깊은 수상을 진심으로 축하드립니다.

파운드리사업부 PA2팀 서명수 님

AI 시대를 선도하는 기술을 만들어 간다는 자긍심

끝으로, 그는 현장에서 끊임없이 도전하며 성장해 나가는 엔지니어 후배들에게 따뜻한 응원의 메시지를 전했다.

AI 시대를 이끄는 핵심에는 반도체 공정 기술이 있다고 생각합니다. 그만큼 이 분야에서 일한다는 것에 큰 자부심을 느낍니다. 삼성전자 반도체의 엔지니어들은 모두 대한민국의 AI 경쟁력을 높이고, 더 나아가 인류의 더 나은 미래를 만드는 의미 있는 일을 하는 분들입니다. 모든 엔지니어들이 자신감과 자부심을 가지고, 건강하고 즐겁게 회사 생활을 이어 가셨으면 좋겠습니다.

현장에서 끊임없이 답을 찾고, 더 나은 기술을 만들어가는 엔지니어의 업을 사랑한다는 최정민 님. 앞으로도 대한민국 반도체 기술의 새로운 가능성을 열어가며 혁신의 역사를 써 내려갈 삼성전자 반도체 엔지니어들의 여정을 기대해본다.

The post HBM4 베이스 다이 경쟁력을 높인 4나노 초저전력 공정, 대한민국 엔지니어상 수상자 인터뷰 first appeared on 삼성전자 반도체 뉴스룸.

삼성전자 4나노 FinFET 파운드리 공정은 이러한 선단 공정과 성숙 공정의 장점을 고루 갖춘 최적의 솔루션으로 평가받고 있다. 다년 간에 걸친 양산 경험의 축적으로 안정적인 수율을 확보했으며, 다양한 설계 옵션도 보유하고 있어 고객이 원하는 성능과 전력 효율 개선뿐만 아니라 설계 편의성까지 제공한다.

검증된 성능과 전력 효율로 고객의 예측 가능성을 높이다

삼성전자 4나노 공정의 성능 향상은 트랜지스터와 배선 영역의 최적화를 통해 가능했다. 트랜지스터 측면에서는 임계전압(Vth) 옵션을 다양화해 설계자가 성능과 전력 상의 균형을 정밀하게 조정할 수 있게 했고, 배선 영역에서는 공정 미세화에 따라 증가하는 저항과 정전용량(Capacitance)에도 신호 전달 속도가 지연되지 않도록 최적화했다.

* 임계전압(Vth, Threshold voltage): 반도체 소자에서 채널에 전류 흐름을 시작하기 위해 필요한 최소 게이트-소스 전압

삼성전자 4나노 공정은 6년차에 접어들며 공정 안정성과 수율 측면에서 높은 신뢰성을 확보하고 있다. 다양한 고성능 로직 제품 양산 경험의 축적을 통해 변수를 줄이고 결함 패턴을 예측해 관리할 수 있다. 결과적으로 고객은 신규 제품 개발 시 발생 가능한 리스크를 줄이고 개발 기간을 단축할 수 있으며, 생산성과 비용에 대한 예측 가능성도 높일 수 있다.

높은 공정 완성도를 기반으로 응용처를 다변화하다

이처럼 높은 성능과 전력 효율, 안정적인 수율을 확보한 삼성전자 4나노 공정은 다양한 산업 영역의 요구사항을 만족할 수 있다. 지난 2월 업계 최초로 양산을 개시한 삼성전자 HBM4 베이스 다이에도 4나노 공정이 적용됐다. 특히 공정과 설계를 함께 최적화하는 DTCO(Design Technology Co-Optimization) 협업을 통해, 고대역폭 메모리가 요구하는 초고속 데이터 처리와 높은 전력 효율, 발열 관리 특성을 구현할 수 있었다.

AI/HPC 영역에서는 미국 선진 AI 업체의 LPU(Language Processing Unit)에 4나노 공정을 성공적으로 적용했다. LPU는 인공지능 연산 성능 극대화를 위한 Large die(대형 다이) 구조로 설계되었는데, 대형 다이가 요구하는 고밀도 배선과 안정적인 전력 효율, 방열 특성을 달성함으로써 공정의 완성도를 입증했다.

* 다이 크기가 커질수록(오른쪽) 결함 하나에도 전체 면적 대비 영향을 받은 다이의 면적이 커져 수율에 큰 영향을 주게 됨.
이는 대형 다이의 제조 난이도가 높아지는 이유가 됨.

Automotive 영역에서도 삼성전자 4나노 공정은 최적의 솔루션을 제공한다. 차량의 자율주행 기능 고도화로 인해 고성능 연산 성능과 신뢰성에 대한 요구가 계속해서 높아지고 있는 반면, 가용 전력은 여전히 제한적이기에 전력 효율 또한 극대화해야 한다. 삼성전자 4나노 공정은 성능, 전력 효율 제고와 함께 LPDDR, PCIe, MIPI M-PHY, HDMI, USB와 같은 다양한 IP를 Auto Grade 수준으로 제공해 ADAS와 IVI 시스템 구현이 용이하도록 지원한다.

마지막으로, 삼성전자 4세대 공정은 RF 시장을 위한 공정 솔루션도 제공한다. 기존의 RFIC 대비 디지털 회로 비중이 증가하는 RF SoC에서, 디지털 영역의 회로 면적을 효율화하고 전력 소비를 줄이는 고밀도 배선 구조를 제공한다. 또한 6G, Wi-Fi 8 등 다중 주파수 처리(Wi-Fi Channel Bonding과 Carrier Aggregation)로 시스템 복잡도가 높아지는 차세대 통신 환경에서도 안정적인 성능과 효율을 유지할 수 있는 기반을 제공한다.

삼성전자 4나노FinFET 파운드리 공정은 성숙 공정의 안정성과 함께, 선단 공정의 성능과 설계 유연성, 전력 효율까지 제공할 수 있는 플랫폼이다. 특정 산업에 국한되지 않고 AI, HPC, Automotive, RF 등 다양한 응용 영역에서 공통적으로 요구되는 핵심 조건들을 충족시키며 고객 기반을 꾸준히 확장하고 있다.

삼성전자 4나노 공정에 적용된 기술과 응용처별 특성에 대한 보다 자세한 정보는 삼성전자 반도체 공식 웹사이트 테크블로그에서 열람할 수 있다.

The post 삼성전자 4나노 파운드리 공정: 안정성 위에 확장성을 더한 최적의 공정 솔루션 first appeared on 삼성전자 반도체 뉴스룸.