<?xml version="1.0" encoding="UTF-8"?><?xml-stylesheet title="XSL_formatting" type="text/xsl" href="https://news.samsungsemiconductor.com/kr/wp-content/plugins/btr_rss/btr_rss.xsl"?><rss version="2.0"
     xmlns:content="http://purl.org/rss/1.0/modules/content/"
     xmlns:wfw="http://wellformedweb.org/CommentAPI/"
     xmlns:dc="http://purl.org/dc/elements/1.1/"
     xmlns:atom="http://www.w3.org/2005/Atom"
     xmlns:sy="http://purl.org/rss/1.0/modules/syndication/"
     xmlns:slash="http://purl.org/rss/1.0/modules/slash/"
	>
	<channel>
		<title>1y 나노 - 삼성전자 반도체 뉴스룸</title>
		<atom:link href="https://news.samsungsemiconductor.com/kr/tag/1y-%eb%82%98%eb%85%b8/feed/" rel="self" type="application/rss+xml" />
		<link>https://news.samsungsemiconductor.com/kr</link>
        <image>
            <url>https://news.samsungsemiconductor.com/kr/wp-content/themes/newsroom/assets/images/logos.svg</url>
            <title>1y 나노 - 삼성전자 반도체 뉴스룸</title>
            <link>https://news.samsungsemiconductor.com/kr</link>
        </image>
        <currentYear>2017</currentYear>
        <cssFile>https://news.samsungsemiconductor.com/kr/wp-content/plugins/btr_rss/btr_rss_xsl.css</cssFile>
        <logo>https://news.samsungsemiconductor.com/kr/wp-content/themes/newsroom/assets/images/logos.svg</logo>
		<description>What's New on Samsung Semiconductor Newsroom</description>
		<lastBuildDate>Tue, 07 Apr 2026 13:17:48 +0000</lastBuildDate>
		<language>ko-KR</language>
		<sy:updatePeriod>hourly</sy:updatePeriod>
		<sy:updateFrequency>1</sy:updateFrequency>
					<item>
				<title>삼성전자, 세계 최초 &#8216;2세대 10나노급(1y 나노) D램&#8217; 본격 양산</title>
				<link>https://news.samsungsemiconductor.com/kr/%ec%82%bc%ec%84%b1%ec%a0%84%ec%9e%90-%ec%84%b8%ea%b3%84-%ec%b5%9c%ec%b4%88-2%ec%84%b8%eb%8c%80-10%eb%82%98%eb%85%b8%ea%b8%891y-%eb%82%98%eb%85%b8-d%eb%9e%a8-%eb%b3%b8%ea%b2%a9/?utm_source=rss&amp;utm_medium=direct</link>
				<pubDate>Wed, 20 Dec 2017 09:00:00 +0000</pubDate>
				<dc:creator><![CDATA[삼성전자 반도체]]></dc:creator>
						<category><![CDATA[보도자료]]></category>
		<category><![CDATA[프레스센터]]></category>
		<category><![CDATA[1y 나노]]></category>
		<category><![CDATA[DRAM]]></category>
		<category><![CDATA[삼성반도체]]></category>
		<category><![CDATA[삼성전자]]></category>
		<category><![CDATA[세계 최초]]></category>
									<description><![CDATA[<p>삼성전자가 역대 최고 수준의 공정 개발 난제를 극복하고 세계 최초로 &#8217;10나노급 2세대(1y나노) D램&#8217;을 양산합니다. &#8216;1y나노 공정&#8217;기반 세계 최소 칩 사이즈 &#8216;8Gb DDR4 D램&#8217; 공급 개시 삼성전자는 지난...</p>
<p>The post <a href="https://news.samsungsemiconductor.com/kr/%ec%82%bc%ec%84%b1%ec%a0%84%ec%9e%90-%ec%84%b8%ea%b3%84-%ec%b5%9c%ec%b4%88-2%ec%84%b8%eb%8c%80-10%eb%82%98%eb%85%b8%ea%b8%891y-%eb%82%98%eb%85%b8-d%eb%9e%a8-%eb%b3%b8%ea%b2%a9/">삼성전자, 세계 최초 ‘2세대 10나노급(1y 나노) D램’ 본격 양산</a> first appeared on <a href="https://news.samsungsemiconductor.com/kr">삼성전자 반도체 뉴스룸</a>.</p>]]></description>
																<content:encoded><![CDATA[<p>삼성전자가 역대 최고 수준의 공정 개발 난제를 극복하고 세계 최초로 &#8217;10나노급 2세대(1y나노) D램&#8217;을 양산합니다.</p>



<h2 class="wp-block-heading">&#8216;1y나노 공정&#8217;기반 세계 최소 칩 사이즈 &#8216;8Gb DDR4 D램&#8217; 공급 개시</h2>



<p>삼성전자는 지난 달부터 세계 최소 칩 사이즈의 10나노급(1나노 : 10억분의 1미터) 8Gb(기가비트) DDR4(Double Data Rate 4) D램을 양산하고 있습니다.</p>



<p>2016년 2월에 &#8216;1x나노(10나노급 1세대) 8Gb D램&#8217;을 양산하며, 본격적인 10나노급 D램 시대를 연 삼성전자는 21개월만에 또다시 반도체 미세공정 한계를 극복했습니다.</p>



<div class="wp-block-image"><figure class="aligncenter size-full"><img fetchpriority="high" decoding="async" width="700" height="450" src="https://news.samsungsemiconductor.com/kr/wp-content/uploads/2021/07/DRAM_press_20171220_01-e1626086592745.jpg" alt="▲삼성전자가 세계 최초로 양산을 시작하는 '1y나노 공정기반 8Gb DDR4 D램' 제품" class="wp-image-13907" srcset="https://news.samsungsemiconductor.com/kr/wp-content/uploads/2021/07/DRAM_press_20171220_01-e1626086592745.jpg 700w, https://news.samsungsemiconductor.com/kr/wp-content/uploads/2021/07/DRAM_press_20171220_01-e1626086592745-300x193.jpg 300w" sizes="(max-width: 700px) 100vw, 700px" /></figure></div>



<div class="wp-block-image"><figure class="aligncenter size-full"><img decoding="async" width="800" height="500" src="https://news.samsungsemiconductor.com/kr/wp-content/uploads/2021/07/DRAM_press_20171220_02.jpg" alt="▲삼성전자가 세계 최초로 양산을 시작하는 '1y나노 공정기반 8Gb DDR4 D램' 제품" class="wp-image-13908" srcset="https://news.samsungsemiconductor.com/kr/wp-content/uploads/2021/07/DRAM_press_20171220_02.jpg 800w, https://news.samsungsemiconductor.com/kr/wp-content/uploads/2021/07/DRAM_press_20171220_02-300x188.jpg 300w, https://news.samsungsemiconductor.com/kr/wp-content/uploads/2021/07/DRAM_press_20171220_02-768x480.jpg 768w" sizes="(max-width: 800px) 100vw, 800px" /><figcaption>▲삼성전자가 세계 최초로 양산을 시작하는 &#8216;1y나노 공정기반 8Gb DDR4 D램&#8217; 제품</figcaption></figure></div>



<p></p>



<p>삼성전자는 차세대 극자외선(EUV) 노광장비를 사용하지 않고도 1세대 10나노급 D램보다 생산성을 약 30% 높여 글로벌 고객의 프리미엄 D램 수요 증가에 적기 대응할 수 있는 초격차 경쟁력을 구축했습니다.</p>



<p>삼성전자는 2012년에 양산한 2y나노(20나노급) 4Gb DDR3 보다 용량/속도/소비전력효율을 2배 향상한 이번 2세대 10나노급 D램 양산을 통해, 일부 응용처 제품을 제외하고 전면 10나노급 D램 양산 체제로 돌입할 계획입니다.</p>



<h2 class="wp-block-heading">3대 혁신 공정 기술로 역대 최고 수준의 개발 난제 극복</h2>



<p>이번 2세대 10나노급 D램 제품에는 ①&#8217;초고속ㆍ초절전ㆍ초소형 회로 설계&#8217;, ②&#8217;초고감도 셀 데이터 센싱 시스템 설계&#8217;, ③&#8217;2세대 에어 갭(Air Gap) 공정&#8217; 등 3가지 첨단 혁신 공정이 적용됐습니다.</p>



<div class="wp-block-image"><figure class="aligncenter size-full"><img decoding="async" width="1200" height="968" src="https://news.samsungsemiconductor.com/kr/wp-content/uploads/2021/07/DRAM_press_20171220_03.jpg" alt="초소형 트랜지스터기반 초고속 ,초절전 회로 설계 기술 구현" class="wp-image-13909" srcset="https://news.samsungsemiconductor.com/kr/wp-content/uploads/2021/07/DRAM_press_20171220_03.jpg 1200w, https://news.samsungsemiconductor.com/kr/wp-content/uploads/2021/07/DRAM_press_20171220_03-300x242.jpg 300w, https://news.samsungsemiconductor.com/kr/wp-content/uploads/2021/07/DRAM_press_20171220_03-1024x826.jpg 1024w, https://news.samsungsemiconductor.com/kr/wp-content/uploads/2021/07/DRAM_press_20171220_03-768x620.jpg 768w" sizes="(max-width: 1200px) 100vw, 1200px" /></figure></div>



<div class="wp-block-image"><figure class="aligncenter size-full"><img loading="lazy" decoding="async" width="1200" height="971" src="https://news.samsungsemiconductor.com/kr/wp-content/uploads/2021/07/DRAM_press_20171220_04.jpg" alt="초정밀 전압차이 감지 시스템 개발로 셀 데이터 읽기 특성 2배 이상 향상" class="wp-image-13910" srcset="https://news.samsungsemiconductor.com/kr/wp-content/uploads/2021/07/DRAM_press_20171220_04.jpg 1200w, https://news.samsungsemiconductor.com/kr/wp-content/uploads/2021/07/DRAM_press_20171220_04-300x243.jpg 300w, https://news.samsungsemiconductor.com/kr/wp-content/uploads/2021/07/DRAM_press_20171220_04-1024x829.jpg 1024w, https://news.samsungsemiconductor.com/kr/wp-content/uploads/2021/07/DRAM_press_20171220_04-768x621.jpg 768w" sizes="auto, (max-width: 1200px) 100vw, 1200px" /></figure></div>



<div class="wp-block-image"><figure class="aligncenter size-full"><img loading="lazy" decoding="async" width="1200" height="971" src="https://news.samsungsemiconductor.com/kr/wp-content/uploads/2021/07/DRAM_press_20171220_05.jpg" alt="불필요한 전하(기생 커패시턴스) 최소화하는 에어 갭 공정으로 초고감도/초고집적 셀 배열 구조 구현" class="wp-image-13911" srcset="https://news.samsungsemiconductor.com/kr/wp-content/uploads/2021/07/DRAM_press_20171220_05.jpg 1200w, https://news.samsungsemiconductor.com/kr/wp-content/uploads/2021/07/DRAM_press_20171220_05-300x243.jpg 300w, https://news.samsungsemiconductor.com/kr/wp-content/uploads/2021/07/DRAM_press_20171220_05-1024x829.jpg 1024w, https://news.samsungsemiconductor.com/kr/wp-content/uploads/2021/07/DRAM_press_20171220_05-768x621.jpg 768w" sizes="auto, (max-width: 1200px) 100vw, 1200px" /></figure></div>



<p>2세대 10나노급 D램은 ①&#8217;초고속ㆍ초절전ㆍ초소형 회로 설계&#8217;를 기반으로 기존 1세대 10나노급 D램 대비 속도는 10% 이상 향상됐고, 소비 전력량은 15% 이상 절감됐습니다.</p>



<p>②&#8217;초고감도 셀 데이터 센싱 시스템 설계&#8217; 기술은 초정밀 전압차이 감지 시스템 개발로 셀에 저장된 데이터를 더욱 정밀하게 확인해 셀 데이터 읽기 특성을 2배 이상 향상시킨 기술입니다.</p>



<p>③&#8217;2세대 에어 갭(Air Gap) 공정&#8217;은 전류가 흐르는 비트라인(bit line) 주변의 미세 영역을 특정 물질 대신 절연효과가 뛰어난 공기로 채우는 공정 기술입니다.</p>



<p>이 기술을 통해 비트라인 주변에서 발생되는 불필요한 전하량을 최소화해 초고감도 셀 개발이 가능하며, 셀 배열의 집적도를 향상 시켜 칩 사이즈를 대폭 줄일 수 있습니다.</p>



<h2 class="wp-block-heading">향후 1y나노 D램 라인업 지속 확대로 프리미엄 시장 주도</h2>



<p>삼성전자는 이러한 첨단 혁신 공정 기술을 바탕으로 서버용 DDR5, 모바일용 LPDDR5, 슈퍼컴퓨터용 HBM3 및 초고속 그래픽용 GDDR6 등 차세대 프리미엄 D램 양산 기반을 업계 최초로 확보했습니다.</p>



<p>삼성전자 메모리사업부 진교영 사장은 &#8220;발상을 전환한 혁신적 기술 개발로 반도체의 미세화 기술 한계를 돌파했다.&#8221;며, &#8220;향후 1y나노 D램의 생산 확대를 통해 프리미엄 D램 시장을 10나노급으로 전면 전환해 초격차 경쟁력을 더욱 강화할 것&#8221;이라고 강조했습니다.</p>



<p>한편 삼성전자는 1y나노 D램 모듈의 CPU업체 실장 평가를 완료하고, 글로벌 주요 고객과 차세대 시스템 개발관련 기술 협력을 추진하고 있습니다.</p>



<p>또한 용량과 성능을 동시에 높인 10나노급 D램 라인업으로 서버, 모바일 및 그래픽 시장 등 프리미엄 메모리 시장을 지속 선점해 나갈 계획입니다.</p>



<p><strong>[참고자료] 삼성전자 최첨단 D램 양산 연혁</strong></p>



<p>• 2009.07월 40나노급 2Gb DDR3 양산<br>• 2010.02월 40나노급 4Gb DDR3 양산<br>• 2010.07월 30나노급 2Gb DDR3 양산<br>• 2011.09월 20나노급(2x) 2Gb DDR3 양산<br>• 2012.11월 20나노급(2y) 4Gb DDR3 양산<br>• 2013.11월 20나노급(2y) 6Gb LPDDR3 양산<br>(※ 2014.02월 20나노급(2y) 8Gb LPDDR4 양산)<br>• 2014.02월 20나노(2z) 4Gb DDR3 양산<br>• 2014.10월 20나노(2z) 8Gb DDR4 양산<br>• 2014.12월 20나노(2z) 8Gb LPDDR4 양산<br>• 2014.12월 20나노(2z) 8Gb GDDR5 양산<br>• 2015.08월 20나노(2z) 12Gb LPDDR4 양산<br>• 2016.02월 10나노급(1x) 8Gb DDR4 양산<br>• 2016.09월 10나노급(1x) 16Gb LPDDR4/4X 양산<br>• 2017.11월 10나노급(1y) 8Gb DDR4 양산</p><p>The post <a href="https://news.samsungsemiconductor.com/kr/%ec%82%bc%ec%84%b1%ec%a0%84%ec%9e%90-%ec%84%b8%ea%b3%84-%ec%b5%9c%ec%b4%88-2%ec%84%b8%eb%8c%80-10%eb%82%98%eb%85%b8%ea%b8%891y-%eb%82%98%eb%85%b8-d%eb%9e%a8-%eb%b3%b8%ea%b2%a9/">삼성전자, 세계 최초 ‘2세대 10나노급(1y 나노) D램’ 본격 양산</a> first appeared on <a href="https://news.samsungsemiconductor.com/kr">삼성전자 반도체 뉴스룸</a>.</p>]]></content:encoded>
																				</item>
			</channel>
</rss>