기존 8단 → 12단 적층 기술 개발 성공, 패키지 기술 한계 돌파

’12단 3D-TSV’는 기존 금선(와이어)을 이용해 칩을 연결하는 대신 반도체 칩 상단과 하단에 머리카락 굵기의 20분의 1수준인 수 마이크로미터 직경의 전자 이동 통로(TSV) 6만개를 만들어 오차 없이 연결하는 첨단 패키징 기술입니다.

이 기술은 종이(100㎛)의 절반 이하 두께로 가공한 D램 칩 12개를 적층해 수직으로 연결하는 고도의 정밀성이 필요해 반도체 패키징 기술 중 가장 난이도가 높은 기술입니다. ‘3D-TSV’는 기존 와이어 본딩(Wire Bonding) 기술보다 칩들 간 신호를 주고받는 시간이 짧아져 속도와 소비전력을 획기적으로 개선할 수 있는 점이 특징입니다.

삼성전자는 기존 8단 적층 HBM2 제품과 동일한 패키지 두께(720㎛, 업계 표준)를 유지하면서도 12개의 D램 칩을 적층해 고객들은 별도의 시스템 디자인 변경 없이 보다 높은 성능의 차세대 고용량 제품을 출시할 수 있게 됐습니다.

또한 고대역폭 메모리에 ’12단 3D-TSV’ 기술을 적용해 기존 8단에서 12단으로 높임으로써 용량을 1.5배 증가시킬 수 있습니다.

이 기술에 최신 16Gb D램 칩을 적용하면 업계 최대 용량인 24GB HBM(고대역폭 메모리, High Bandwidth Memory) 제품도 구현할 수 있습니다. 이는 현재 주력으로 양산 중인 8단 8GB 제품보다 3배 늘어난 용량입니다.

고용량 고대역폭 메모리에 적용해 인공지능, HPC 분야 기술 선도

삼성전자 DS부문 TSP총괄 백홍주 부사장은 “인공지능, 자율주행, HPC(High-Performance Computing) 등 다양한 응용처에서 고성능을 구현할 수 있는 최첨단 패키징 기술이 날로 중요해지고 있다”라며, “기술의 한계를 극복한 혁신적인 ’12단 3D-TSV 기술’로 반도체 패키징 분야에서도 초격차 기술 리더십을 이어가겠다”라고 말했습니다.

삼성전자는 고객 수요에 맞춰 ’12단 3D-TSV’ 기술을 적용한 고용량 HBM 제품을 적기에 공급해 프리미엄 반도체 시장을 지속 선도해 나갈 계획입니다.

[참고자료]

□ 3D-TSV(3차원 실리콘 관통전극, 3D Through Silicon Via)
 – 기존 와이어를 이용해 칩을 연결하는 대신 D램 칩에 미세한 구멍을 뚫고, 일반 종이 두께의 절반보다도 얇게 깎은 후, 상단 칩과 하단 칩을 전극으로 연결하는 첨단 패키징 기술
 – TSV는 메모리 칩을 적층해 대용량 HBM을 구현하는 기술로, 기존 금선(와이어)을 이용해 칩을 연결하는 와이어 본딩(Wire Bonding) 기술보다 속도와 소비전력을 크게 개선할 수 있는 것이 특징

□ HBM(고대역폭 메모리, High Bandwidth Memory)
 – 고대역폭 메모리 규격으로, 국제 반도체 표준화기구인 JEDEC에서 2013년 산업 표준으로 채택했으며, 데이터를 읽고 쓰는 속도에 따라 세대별로 HBM, HBM2, HBM3 등으로 구분됨

□ HPC(High Performance Computing)
 – 슈퍼컴퓨터 또는 빅데이터 전용 클라우드 서비스 등을 제공하는 초고성능 컴퓨팅 시스템

The post 삼성전자, 업계 최초 ’12단 3D-TSV’ 패키징 기술 개발 first appeared on 삼성전자 반도체 뉴스룸.