반도체는 전기가 통하는 도체와 전기가 통하지 않는 부도체, 두 가지의 성질을 임의로 조절할 수 있는 물질로, 전자 신호를 제어하고 처리하는 데 필수적인 역할을 한다. 이러한 특성 덕분에 스마트폰부터 컴퓨터, 자동차 부품까지 반도체는 현대 전자 산업의 핵심이 되며, 오늘날 우리가 사용하는 대부분의 전자 장치의 근간을 이루고 있다.

반도체 기술 수준이 국가 경쟁력의 척도가 될 만큼 그 중요성이 급부상하고 있는 요즘, 반도체 기술이 어디서부터 시작해 현재 첨단 반도체 기술로까지 발전할 수 있었는지 반도체의 역사와 현주소, 그리고 앞으로의 전망에 대해 알아보도록 하자.

.

역사의 시작, 최초의 반도체 발견

1833년, 영국의 저명한 과학자 ‘마이클 패러데이’는 비금속 물질의 전기 전도성을 연구하다가 황화은(Ag₂S)의 독특한 전기적 특성을 발견했다. 당시 패러데이는 ‘전기와 자기의 관계’에 대한 실험을 진행하고 있었으며, 특히 전기 전도에 대한 실험을 통해 물질의 전기 전도성을 조사하고 있었다.

그는 금속과 비금속 재료를 포함한 다양한 물질의 전도성을 비교하며, 전도성 고체에 전류를 흐르게 하는 실험 과정에서 금속은 온도가 올라가면 저항이 증가하는 반면, 황화은과 같은 비금속 재료는 온도가 올라가도 전류가 지속적으로 흐른다는 점을 발견했다.

해당 연구는 추후 반도체의 개념으로 발전하게 되는 중요한 발견이 되었으며, 패러데이는 이를 통해 금속과 비금속이 전류를 전도하는 방식에 차이가 있음을 밝히게 되었다. 이 발견은 전기화학 및 전자기학 분야의 발전에 크게 기여했고, 다양한 전기적 현상을 이해하는 데 중요한 기초를 제공했다. 하지만 당시에는 ‘반도체’라는 용어조차 없었고, 반도체의 성질을 실용적으로 활용하기에는 과학적 지식이 부족한 시기였기 때문에 반도체 연구는 이후 40년 동안 이렇다 할 진전을 보이지 못한 채 정체기를 겪게 된다.

그러던 1874년, 독일 물리학자 ‘카를 페르디난트 브라운’이 황화납(PbS)과 같은 반도체 물질에 금속 핀을 접촉했을 때, ‘*정류 작용’이 발생한다는 것을 발견하면서 상황은 달라졌다. 즉, 반도체를 활용해 전류의 흐름을 제어할 수 있게 된 것이다. 브라운의 발견은 교류 전류를 직류 전류로 전환하는 기능을 수행하는 ‘점 접촉 다이오드(Point contact diode)’의 개발로 이어졌고, 전자기기에서 특정한 목적을 위해 반도체를 사용할 수 있다는 사실이 처음으로 입증되었다.

*정류 작용: 전류가 한 방향으로만 흐르는 현상. 전류는 일반적으로 양방향으로 흐르지만, 정류작용을 이용하면 전류를 한 방향으로 흐르게 만들 수 있다.

그러나, 반도체 재료의 정제 기술이나 대량 생산 기술이 충분히 발전하지 못한 상황에서 1904년, 영국 물리학자 ‘존 플레밍’이 ‘진공관 다이오드(=2극 진공관)’를 발명했고, 반도체 다이오드보다 진공관 다이오드가 더 안정적인 정류 성능을 제공하면서 초기 전자 산업의 발전에 있어 반도체는 그다지 주목받지 못한 채 진공관에게 잠시 자리를 내주게 되었다.

.

진공관의 한계와 트랜지스터의 탄생

1907년, 미국의 발명가 ‘리 디포리스트’는 진공관 다이오드에 금속망(Grid)을 추가해 정류 기능에 증폭 기능까지 갖춘 ‘3극 진공관’을 발명했다. 인류가 전기 신호를 제어할 뿐만 아니라 증폭시킬 수 있는 능력까지 갖추게 만들어 준 것이다. 이에 따라 전력의 생산과 전송, 분배에 중점을 둔 전기 공학에서 벗어나 복잡한 신호 처리와 정보 전송을 다루는 전자 공학이라는 새로운 분야가 탄생했다. 이후 진공관은 장거리 전화 통신, 라디오 방송, 컴퓨터 발전에 있어 핵심적인 역할을 하며 한동안 전자 공학의 획기적인 발전을 주도했다.

하지만 진공관은 수많은 공로에도 불구하고 전자 공학의 발전을 가로막는 치명적인 단점이 존재했다. 크기가 크고 무겁다는 점이었다. 이는 전자기기의 소형화에 제약을 주었으며, 높은 전압과 많은 전력이 필요해 에너지 효율이 매우 낮았다. 또한 작동 중 많은 열을 발생시켜 발열 문제를 일으켰을 뿐 아니라 수명이 짧고 유리로 만들어져 깨지기 쉽다는 물리적 취약성도 진공관이 가진 한계점이었다. 이러한 이유로 과학자들은 ‘작고 가벼우면서도 오래 사용할 수 있고, 전기도 적게 쓰면서 튼튼하기까지 한’ 새로운 증폭기를 개발해야만 했는데, 그때 떠오른 것이 바로 반도체였다.

시간이 흐르면서 반도체는 물질에 대한 이론적 이해와 더불어 게르마늄과 실리콘 같은 고순도 반도체 재료의 생산 기술이 이전과 비교할 수 없을 정도로 발전해 있었다. 이러한 시대 흐름 속에서 1947년, 벨 연구소의 존 바딘, 월터 브래튼, 윌리엄 쇼클리가 게르마늄을 이용한 트랜지스터(Transistor) 개발에 성공하자 반도체는 전자 공학 발전의 새로운 주인공으로 급부상하게 된다.

트랜지스터는 진공관보다 훨씬 작고 가벼워 전자기기의 소형화를 가능하게 했으며, 더 적은 전력으로 작동해 에너지 효율을 높이고 발열 문제도 크게 개선했다. 또한 게르마늄 내구성이 강한 재료적 특성으로 인해 전자 장비의 수명과 신뢰성도 크게 향상시켰다. 이로써 트랜지스터 발명 이후 전자 산업은 진공관 소자에서 반도체 소자로, 대대적으로 전환을 맞이하며 비약적인 발전을 이루게 된다.

그러던 1950년대 중반 실리콘 트랜지스터가 개발되었고, 게르마늄 트랜지스터에 비해 온도 변화에 더 안정적이고 대량 생산에 더 유리했기 때문에 게르마늄 트랜지스터의 자리를 빠르게 대체하기 시작했다.

.

집적회로(IC)의 탄생과 무어의 법칙

한동안 트랜지스터가 진공관의 수많은 문제를 해결하긴 했지만, 또 다른 문제는 여전히 남아 있었다. 전자 회로는 트랜지스터, 저항, 다이오드, 캐패시터 등 여러 전자부품을 수작업으로 기판에 납땜해 연결하는 방식으로 만들어졌는데, 이러한 방식은 생산 시간이 매우 오래 걸렸다.

게다가 자칫 연결 부위에 불량이라도 발생하면 전체 시스템이 동작하지 않는 문제가 발생했다. 하지만 이런 연결 부위는 전자제품의 기능이 늘어날수록 기하급수적으로 증가하는 특성이 있었기 때문에 과학자들은 또다시 돌파구를 찾아야 하는 시점에 놓였다.

1950년대 후반, 마침내 잭 킬비와 로버트 노이스라는 두 과학자가 같은 시기에 비슷한 해결책을 떠올렸다. 약간의 차이는 있었지만 두 사람의 공통된 아이디어는 회로에 전자부품을 납땜으로 연결하는 것이 아니라 회로를 만들 때부터 기판과 부품을 하나로 통합하는 것이었다.

이에 따라 수많은 전자부품을 반도체 칩 위에 일체화된 형태로 집적(集積)하는 ‘집적회로(Integrated Circuit, IC)’가 발명되었다. 그중에서도 노이스의 집적회로는 그의 동료 진 호에르니의 ‘평면 소자 공정 기술’과 결합해 3차원 입체 형태였던 전자부품들을 2차원 평면 형태로 회로에 구현할 수 있도록 만들었다. 이러한 방식은 수천 개 이상의 트랜지스터를 하나의 칩에 집적할 수 있도록 만들었고 전자 제품의 성능을 크게 향상시키면서 크기는 획기적으로 줄이는 결과를 낳았다.

그렇게 1965년, 노이스의 또 다른 동료이자 함께 인텔(Intel)을 창업한 고든 무어는 ‘무어의 법칙’을 주장해 반도체 칩의 트랜지스터 수가 2년마다 두 배로 증가할 것이며 이로 인해 컴퓨팅 성능이 기하급수적으로 발전할 것이라고 예측했다. 무어의 예측은 사실이었다.

이후 반도체 칩의 트랜지스터 밀도는 계속해서 높아졌고 1971년, 인텔이 출시한 첫 번째 마이크로프로세서 ‘Intel 4004’에 2,300개의 트랜지스터가 집적되어 있었던 반면, 2010년대 이후로 출시된 프로세서에는 무려 10억 개가 넘는 트랜지스터가 집적되기 시작했다.

트랜지스터의 밀도가 높아짐에 따라 컴퓨터의 처리 속도는 이전과 비교할 수 없을 정도로 향상되었고 마침내 반도체 중심의 첨단 세상이 열리게 되었다.

.

미세공정의 시대를 지나 초미세공정의 시대로

무어의 법칙을 가능하게 만들었던 것은 공정 기술의 발전 덕분이었다.

트랜지스터가 2차원 평면 속으로 들어간 이후, 더 많은 트랜지스터를 회로 안에 구현하기 위해 반도체 공정 기술은 계속해서 미세화되었다. 1970년대, 마이크로미터(μm) 단위에 진입한 미세공정은 1990년대에 이르자 나노미터(nm) 단위로까지 진입하기 시작했다.

1나노미터는 기계를 이용한 물리적 공정으로는 절대 구현할 수 없는 머리카락 굵기의 10만 분의 1 수준에 불과한 두께지만, 빛을 이용해 마치 사진을 찍듯이 기판에 미세한 패턴을 새기는 포토리소그래피(Photolithography) 공정 덕분에 반도체 공정은 180nm, 90nm, 45nm, 22nm 수준으로 지속적으로 미세화될 수 있었다. 반도체 공정이 미세화됨에 따라 전자기기는 더욱 소형화되고 성능은 비약적으로 발전했다.

하지만 미세화 수준이 점점 올라가 초미세 공정 수준에 이르자 미세공정은 점차 물리적 한계에 도달하기 시작했다. 같은 면적에 더 작은 트랜지스터를 더 많이 집적시키는 것이 미세공정의 핵심인데, 트랜지스터의 두께가 너무 얇아지고 트랜지스터들 사이의 거리가 가까워지자, 전자들이 트랜지스터의 얇은 벽을 통과해 누설되는 ‘양자 터널링’ 효과가 발생하기 시작한 것이다.

이렇게 누설 전류가 발생하면 발열이 심해져 반도체의 성능이 감소하기 때문에, 반도체 기업들은 단순히 트랜지스터를 미세화하는 것을 넘어 새로운 돌파구를 찾기 시작했다.

가장 먼저 도입된 해결책은 2차원 트랜지스터 구조를 일부 3차원으로 만드는 ‘핀펫(FinFET)’ 구조의 도입이었다. 트랜지스터는 ‘게이트(Gate)’에 전압이 가해지면 ‘채널(Channel)’을 통해 전류가 흐르는 구조로 되어 있는데 게이트와 채널이 닿는 면적이 늘어날수록 트랜지스터의 효율은 높아진다.

핀펫 구조는 평면 상태의 채널을 입체적으로 만들어 채널과 채널을 감싸는 게이트가 닿는 면적을 1면에서 3면으로 늘려 트랜지스터의 성능을 향상시켰다. 2010년대, 핀펫으로 새로운 돌파구를 찾은 반도체 기업들은 핀펫 구조하에 추가적인 미세공정으로 반도체의 성능을 또 한 번 한계까지 끌어올렸지만, 초미세공정의 수준이 3nm와 2nm 단계에 이르자 핀펫 구조도 한계에 다다르기 시작했다.

.

차세대 반도체 기술

반도체 업계는 공정 미세화의 한계를 해결하기 위해 여러 가지 방향에서 대안을 찾고 있다. 그중 대표되는 차세대 반도체 기술들을 잠깐 살펴보도록 하자.

GAA(Gate-All-Around) 구조

신개념 트랜지스터 구조인 GAA 구조는 차세대 반도체 기술의 핵심 중 하나로 부상하고 있다. GAA 구조에서는 핀펫의 3면 접촉을 넘어 게이트가 모든 방향에서 트랜지스터의 채널을 감싸 채널 4면이 모두 게이트와 접촉하게 되어 트랜지스터의 효율을 더욱 높일 수 있게 만들어 준다.

GAA는 3nm 이하 공정에서 필수적인 구조로, 2022년 삼성전자가 세계 최초로 GAA 기술을 적용한 3nm 파운드리 공정 기반의 양산을 시작했다.

3D 적층 기술(3D Stacking)

3D 적층 기술도 차세대 반도체 기술의 중요한 트렌드 중 하나다. 칩을 평면적으로 집적하는 기존의 방법과 달리, 3D 적층 기술은 칩을 수직으로 쌓아 올리는 방식으로 동일한 면적에 더 많은 트랜지스터를 집적할 수 있어 집적도를 극대화한다는 장점이 있다.

신소재 개발

신소재 개발도 차세대 반도체 기술 발전의 중요한 요소다. 게르마늄 반도체를 실리콘 반도체가 대체한 이후 오랜 시간 실리콘이 대표적인 반도체 소재로 사용되었지만, 이제는 실리콘이 물리적 한계에 도달했다는 것이 명확해지면서 새로운 반도체 소재에 대한 연구가 활발하게 진행되고 있다.

신소재로는 그래핀, 탄화규소(SiC), 질화갈륨(GaN) 등이 떠오르고 있으며 더 높은 전력 효율, 더 낮은 발열, 그리고 더 빠른 전자 이동성을 제공한다는 점에서 이러한 신소재들이 고성능 반도체의 핵심 소재로 평가받고 있다.

양자 컴퓨팅용 반도체

양자 컴퓨팅은 기존의 디지털 컴퓨팅을 뛰어넘는 엄청난 계산 능력을 제공할 수 있는 기술로, 이를 실현하기 위한 반도체 소자의 개발이 활발히 진행 중이다.

양자 컴퓨팅에서는 기존의 트랜지스터 대신 양자 비트(큐비트, Qubit)를 사용하는데, 이를 구현하기 위해 초전도체, 이온 트랩, 스핀트로닉스 등 다양한 기술이 연구되고 있다. 향후 이 기술들이 상용화된다면 인공지능, 암호 해독, 신약 개발 등 여러 분야에서 혁신을 가져올 수 있다.

차세대 반도체 기술은 기존의 미세공정을 넘어서는 새로운 혁신을 통해 반도체 산업의 지속적인 발전을 가능하게 할 것이다. 이에 GAA 트랜지스터 구조, 3D 적층 기술, 양자 컴퓨팅용 반도체, 신소재 개발 등 다양한 기술들이 현재 반도체 성능을 한층 더 끌어올리고 있으며, 이러한 기술들은 인공지능, 자율주행, 통신, 의료 등 미래 기술 전반에 걸쳐 혁신을 촉진하는 데 중요한 역할을 할 것이다.

.

※ 본 칼럼은 외부 필진의 견해로, 삼성전자 DS부문의 공식 입장과 다를 수 있습니다.

The post [Behind the CHIP] 반도체, 그 성장의 기록: 과거, 현재, 그리고 미래 first appeared on 삼성전자 반도체 뉴스룸.

반도체 성능은 한정된 공간에 얼마나 많은 트랜지스터를 넣을 수 있느냐에 따라 결정된다. 이에 대해 ‘반도체 집적도는 24개월마다 두 배로 늘어날 것이다’라고 예측한, 일명 ‘무어의 법칙(Moore’s Law)’도 존재한다.

그러나 현재 빅데이터 기반 기술, 네트워크 등이 빠르게 성장하면서 컴퓨팅 성능은 점점 증가하는 데에 반해, 반도체의 성능 발전 속도는 이를 따라가지 못하고 있다. 이른바 Beyond Moore를 이끌 새로운 대안이 필요한 상황. 반도Chat 일곱 번째 에피소드의 주제는, 이러한 한계점을 뛰어넘는 첨단 패키지 기술 ‘Advanced Package’다.

.

MAP 1. 반도체 미세화의 한계를 극복할 키

기존의 반도체들은 고유의 성능을 각자 가지고, 세트(완제품)를 통해 결합되어 각종 응용처에서 활용되어 왔다. 그러나 반도체의 핵심인 미세화 기술의 난이도가 급격히 증가하고 있으며, 이에 따른 개발 비용도 기하급수적으로 증가하고 있다.

또한 모바일, 웨어러블, 클라우드, 인공지능, 자동차 등 다양한 응용처에서 각종 반도체 칩들이 고밀도로 실장되어 고성능을 구현하기 위해서는 기존의 미세화 기술로는 요구되는 성능을 만족하기 어렵게 되었다.

이에 따라 서로 다른 종류의 반도체를 미세한 배선으로 수직 또는 수평으로 연결해 하나의 반도체를 만들어 내는 첨단 패키지 기술 ‘Advanced Package’가 핵심 경쟁력이 되고 있다.

.

MAP 2. 서로 다른 기능의 반도체를 효율적으로 연결하는 이종 집적화

첨단 패키지의 핵심은 ‘이종 집적화(Heterogeneous Integration)’ 기술이다. 이종 집적화란 메모리, 시스템 반도체 등 서로 다른 기능을 하는 반도체를 효율적으로 배치해 하나의 칩으로 동작하게 하는 기술이다. 독립된 여러 개의 반도체 칩을 수평 혹은 수직으로 연결함으로써 더 작은 반도체(패키지) 안에 더 많은 트랜지스터를 집적할 수 있고, 각각의 성능을 뛰어넘는 솔루션을 제공할 수 있다.

이종 집적 기술은 메모리 반도체와 시스템 반도체를 인터포저를 활용해 수평으로 배열하는 2.5차원 패키지와 수직으로 적층하는 3차원 패키지 등으로 나뉘는데, 삼성전자는 2.5차원 패키지 ‘I-Cube’, 3차원 패키지 ‘X-Cube’ 등 첨단 솔루션을 제공하고 있다. 해당 솔루션들은 어떤 특성을 지니고 있는지 자세히 알아보자.

.

MAP 3. 무어의 법칙을 넘어서는 혁신 솔루션

우선 2.5차원 패키지는 로직과 메모리 반도체를 수평으로 기판 위에 집적한 패키지를 말하고, 3차원 패키지는 여러 개의 로직과 메모리 반도체를 수직으로 집적한 패키지를 뜻한다.

먼저, 2.5차원 패키지 솔루션으로는 ‘I-Cube’와 ‘H-Cube’가 있는데, ‘I-Cube(Interposer-Cube)’는 로직과 고대역폭 메모리(HBM)를 수평으로 집적해 빠른 속도로 데이터를 주고 받을 수 있도록 하는 솔루션이다. I-Cube의 I는 인터포저(Interposer)를 뜻하는데, 칩과 PCB(인쇄회로 기판)를 인터포저를 통해 물리적으로 연결하고, 인터포저 위에 로직과 HBM을 배치해 하나의 반도체처럼 동작하도록 지원한다.

2021년에는 HBM을 6개 이상 탑재 가능한 패키지 솔루션 ‘H-Cube(Hybrid substrate-Cube)’도 개발했다. H-Cube는 메인 기판 아래에 대면적 구현이 가능한 보조 기판을 추가해 시스템 보드와의 연결성을 확보한 것이 특징이다. 이로써 다수의 로직과 HBM을 적층하면서도 높은 안정성을 지닐 수 있다.

뿐만 아니라, 메인 기판과 보조 기판을 전기적으로 연결하는 솔더볼(Solder ball)의 간격도 기존 대비 35% 좁혀 기판의 크기를 최소화했다. 이는 데이터센터, 인공지능, 네트워크 등의 분야에서 다방면으로 활용될 수 있다.

.

MAP 4. ‘초’연결까지 가능케 한 비법은?

삼성전자는 2020년에 ‘X-Cube(eXtended-Cube)’라는 3차원 적층 패키지 솔루션도 선보였다. ‘X’는 칩 간 연결과 기능의 확장을 의미하며, ‘X-Cube’는 로직 그리고 캐시메모리 역할을 하는 SRAM(Static Random Access Memory) 등의 개별 칩을 수직으로 적층해 연결성을 확장한 제품이다. 이로써 전체 칩 면적을 줄이면서 고용량 메모리를 장착해 속도와 전력 효율을 높였고, 지연 시간을 최소화해 고객의 설계 자유도도 높였다.

올해는 ‘u-Bump(micro Bump)형 X-Cube’의 양산을 앞두고 있다. TSV 공정에서 칩과 칩을 연결할 때 사용하는 범프는, 크기와 간격이 작을수록 작은 공간에서 반도체 패키지의 밀도와 연결성을 높이는 데 기여한다. u-Bump(micro Bump)형 X-Cube는 30마이크로미터보다 작은 범프 간의 간격을 활용해 연결성을 획기적으로 높인 제품으로, 모바일과 웨어러블, 증강현실(AR)·가상현실(VR), 슈퍼컴퓨터와 인공지능 등 초연결이 필수적인 분야에서 높은 활용성을 갖는다.

.

MAP 5. AVP로 강화할 삼성 파운드리 경쟁력

삼성전자 반도체는 이러한 첨단 패키지 기술을 강화하기 위해 2022년 12월, AVP(Advanced Package) 사업팀을 출범해 차세대 기술 개발에 앞장서고 있다. 차세대 접합 기술 ‘HCB(Hybrid Copper Bonding)’가 대표적인 예다. HCB는 칩과 칩을 별도의 범프 없이 연결하는 기술로, 각 칩 표면에 드러난 구리를 직접 연결해 데이터 전송 속도를 더욱 향상할 수 있다. 2026년에는 HCB를 활용한 3차원 패키지, ‘Bump-less형 X-Cube’도 선보일 예정이다.

이외에도 ‘CoW(Chip on Wafer)’ 등 다양한 차세대 패키지 기술의 결합으로 성능과 효율성을 지속 향상함으로써 기술의 한계를 계속해서 뛰어넘고 있다. 최종적으로 패키지의 구조, 성능, 설계에 이르기까지, 응용처별 맞춤형 반도체를 다양한 형태의 패키지 솔루션으로 제공하며 AI 시대에서 파운드리 경쟁력을 강화해 나갈 계획이다.

차세대 패키지 기술의 결합으로, 기존 반도체의 한계를 넘어서는 첨단 패키지 솔루션 ‘Advanced Package’에 대해 보다 자세하게 알고 싶다면 반썰어 ‘AVP’ 편을 참고하길 바란다.

The post [반도Chat Ep.7] 미세 공정의 한계를 뛰어넘는 첨단 패키지 기술 ‘Advanced Package’ first appeared on 삼성전자 반도체 뉴스룸.

.

Beyond Moore의 시대: 반도체의 한계를 넘어라

과거 반도체 회사들은 같은 크기의 칩에 트랜지스터를 얼마나 더 작게, 더 많이 집적할 수 있는지에 초점을 두고 제품을 개발해 왔습니다. 일찍이 ‘고든 무어(Gordon Moore)’는 ‘반도체 집적도는 24개월마다 두 배로 늘어난다’라고 예측했는데, 이것이 우리가 잘 알고 있는 ‘무어의 법칙’입니다. ‘무어의 법칙’은 반도체 기술 발전 속도에 따라 조금씩 변하였지만, 지금까지 50년이 넘는 시간 동안 지켜져 왔으며, 반도체 산업 발전의 근간이 되어 왔습니다.

스마트폰, 모바일 인터넷, AI, Big Data의 시대가 도래하면서 요구되는 컴퓨팅 성능은 빠르게 증가하고 있습니다. 하지만 반도체 기술의 진보와 혁신의 속도가 과거 대비 느려지고, 반도체 공정 미세화가 물리적 한계에 도달하여, 집적도의 증가 속도가 과거 대비 느려졌습니다. 즉, ‘무어의 법칙’이 한계에 가까워지고 있는 상황입니다.

또한 우리는 아날로그, RF 무선통신 등 여러가지 다양한 기능을 하나로 통합한 다재 다능한 반도체를 원합니다. 하지만 공정이 미세화 될수록 아날로그 성능은 열화되는 문제가 있어, 무어의 법칙에 기반한 공정 미세화만으로는 이러한 요구에 효율적으로 대응하기 어려운 것이 사실입니다. 

이러한 반도체 기술 한계를 극복하기 위해서는 무어의 법칙을 넘어설 새로운 방법이 필요하며, 우리는 이것을 ‘비욘드 무어(Beyond Moore)’라고 부릅니다.

.

Advanced Package, Beyond Moore 시대를 이끌다

‘비욘드 무어’ 시대를 이끌 수 있는 것이 첨단 패키지(Advanced Package) 기술입니다. 여러 반도체를 수평으로, 수직으로 연결하는 이종집적(Heterogeneous Integration) 기술을 통해 더 작은 반도체에 (정확히는 더 작은 반도체 패키지 안에) 더 많은 트랜지스터를 집적할 수 있으며, 각각의 성능을 뛰어넘는 더 강력한 성능을 제공할 수 있습니다.

시장조사기관에 따르면, 첨단 패키지 시장은 2021년부터 2027년까지 연평균 9.6%의 고성장을 기록할 것으로 예상됩니다. 특히 이종집적 기술을 사용한 2.5차원, 3차원* 패키지의 경우 매년 14% 이상 성장해 전체 첨단 패키지 시장을 상회할 것으로 전망됩니다.

첨단 패키지 기술 연구개발(R&D)에 대한 각국 정부의 관심도 증가하고 있습니다. 지난 2월, 대한민국 정부는 산업통상자원부 주최로 반도체 패키지의 발전을 위한 포럼 출범식을 개최했고, 미국 국방성 산하 핵심 연구개발 조직인 DARPA(Defense Advanced Research Projects Agency)는 22년 4월, 첨단 패키지 관련 분야에 대규모 신규 예산을 편성하기도 했습니다. 일본 또한 민간 패키지 연구소 유치에 보조금/인프라 등의 인센티브를 지원하고 패키지 심포지엄을 구축하는 등 첨단 패키지에 관심을 쏟고 있습니다.

* 2.5차원 패키지: 단층의 로직 반도체와 다층의 메모리 반도체를 기판 위에 집적한 패키지
* 3차원 패키지: 여러 개의 로직/메모리 반도체를 수직으로 집적한 패키지

.

고성능 저전력 첨단 패키지 솔루션을 원스톱으로

이처럼 첨단 패키지 기술 중요성이 높아지는 상황에서, 삼성전자는 작년 12월 첨단 패키지 기술 강화 및 사업부간 시너지 극대화를 위해 DS부문 내 AVP(Advanced Package)사업팀을 신설했습니다.

삼성전자는 세계에서 유일하게 메모리, 로직 파운드리, 그리고 패키지 사업을 모두 가지고 있는 회사입니다. 이러한 강점을 살려 이종집적 기술을 통해, EUV를 사용한 최선단 로직 반도체와 HBM 등의 고성능 메모리 반도체를 하나로 연결한 경쟁력 있는 2.5차원, 3차원 패키지 제품을 시장과 고객에 제공할 수 있다는 것입니다.

AVP사업팀은 고객이 원하는 고성능·저전력 솔루션을 원스톱으로 제공하는 첨단 패키지 사업 모델을 가지고 있습니다. 이를 통해, 고객과 직접 소통하며 고객별, 제품별로 맞춤형 첨단 패키지 기술과 솔루션 사업화에 나섭니다. 특히, RDL, Si Interposer/Bridge, TSV* 적층 기술 기반의 차세대 2.5차원, 3차원 첨단 패키지 솔루션을 집중 개발할 예정입니다.

* RDL(Redistribution Layer, 재배선): 크기가 작은 반도체 회로와 크기가 큰 기판의 회로를 전기적으로 연결하기 위해 중간에 새로운 회로를 구성하는 기술
* Si Interposer/Bridge, 실리콘 인터포저/브릿지): IC 칩과 PCB 사이에 추가적으로 삽입하는 미세회로 기판을 의미하며, 중간 수준의 배선을 구현해 칩과 기판을 물리적으로 연결해주는 역할을 함
* TSV(Through Silicon Via, 실리콘 관통전극): 칩을 얇게 간 다음, 수백 개의 미세한 구멍을 뚫고, 상단 칩과 하단 칩의 구멍을 수직으로 관통하는 전극을 연결한 첨단 패키징 기술

.

연결 이상의 연결 그리고 우리의 미래

AVP사업팀의 목표는 ‘초연결’입니다. ‘초연결’이란 각각의 반도체가 가진 성능과 기능을 단순히 더하는 것이 아니라 큰 시너지를 만들어 내는 것입니다. 그리고 이를 통해, 반도체를 세상에 연결하고, 사람과 사람을 연결하며, 고객의 상상을 현실로 연결하는, 연결 이상의 연결을 목표합니다.

삼성전자는 대면적화 트렌드에 적합한 독자 패키지 기술을 보유하는 등 경쟁력 있는 개발, 생산 전략을 전개하고 있습니다. 이를 바탕으로 고객의 요청에 적기 대응할 수 있는 ‘고객 중심의 사업 전개’를 통해, ‘세상에 없는 제품’을 가능하게 하는 AVP사업팀이 될 것입니다.

The post [기고문] 첨단 패키지 기술로 반도체 한계 넘는다 first appeared on 삼성전자 반도체 뉴스룸.