AI 시스템의 병목을 해결하는 핵심 기술, 메모리

과거 메모리가 연산에 필요한 데이터를 저장하고 전달하는 역할에 집중했다면, AI 시대의 메모리는 시스템 성능과 에너지 효율을 결정하는 핵심 기술로 진화하고 있다.

엣지 AI에서는 특히 고용량, 고대역폭, 저전력을 동시에 구현하는 메모리 기술이 중요하다. 제한된 공간에 더 많은 데이터를 담고, xPU가 기다리지 않도록 빠르게 전달하며, 데이터 이동에 소비되는 에너지를 줄여야 하기 때문이다.

클라우드와 엣지의 동반 성장 역시 메모리 시장에 새로운 기회를 만들고 있다. 클라우드의 대규모 모델 학습과 고성능 추론을 지원하기 위해 서버용 고대역폭, 고용량의 메모리 수요가 확대되고 있다. 엣지는 실시간 추론과 개인화된 데이터 처리를 위해 새로운 디바이스와 전력 조건에 최적화된 메모리 수요를 창출하고 있다.

엣지 AI에서 생성되고 축적된 데이터는 클라우드에서 모델을 고도화하는 데 활용될 수 있고, 클라우드에서 발전한 모델은 다시 엣지 환경에 맞게 최적화되어 배포된다. 이러한 선순환 구조에서 엣지 AI는 기존 클라우드 메모리 시장을 대체하는 것이 아니라 AI의 활용 영역을 넓혀 전체 메모리 반도체 시장의 성장을 이끄는 새로운 축이 된다.

입체적인 차세대 기술로 병목을 넘어서는 삼성전자 메모리 솔루션

삼성전자는 엣지 AI가 직면한 용량, 대역폭, 전력 효율의 한계를 극복하기 위해 다양한 차세대 메모리 솔루션을 제시하고 있다. 연산 장치와 메모리 사이의 물리적 거리를 줄이는 3D 메모리 아키텍처 기반의 zHBM, 엣지 AI에 최적화된 3D NAND 솔루션 zNAND-O, 메모리 내부에 연산 기능을 통합한 LPDDR-PIM 등을 통해 데이터 이동의 병목을 완화하고 시스템 전반의 성능과 에너지 효율을 높일 수 있는 솔루션을 제시한다.

데이터 이동 거리를 줄이는 차세대 아키텍처, zHBM

기존 HBM은 실리콘 인터포저 위에 HBM과 xPU를 나란히 배치하는 2.5D 아키텍처를 사용한다. 실리콘 인터포저를 통한 고밀도 연결과 메모리 다이의 수직 적층을 통해 기존 2D 구조 대비 데이터 이동 경로를 크게 단축했지만, 여전히 메모리와 연산 장치 사이에 존재하는 물리적 거리는 대역폭과 에너지 효율을 더욱 높이는 데 한계로 작용한다.

zHBM은 이러한 한계를 넘어 xPU와 HBM을 수직으로 직접 통합하는 차세대 3D 메모리 아키텍처다. 웨이퍼 온 웨이퍼 방식과 HCB(Hybrid Copper Bonding) 기술로 구리 간 직접 연결을 구현함으로써, 기존 HBM 대비 훨씬 높은 수직 연결 밀도와 병렬성을 확보할 수 있다. 또한 데이터 입출력 경로를 분산하는 구조(Distributed I/O)를 적용하여, 핀 당 속도를 과도하게 높이지 않고도 더 높은 대역폭과 에너지 효율을 추구하도록 설계되었다.

이러한 구조를 통해 데이터 이동 거리가 짧아지면 더 많은 데이터를 빠르게 전달하면서도 데이터 이동에 필요한 에너지를 크게 줄일 수 있다. 또한 복잡한 고속 인터페이스 회로에 대한 의존도를 낮추고, 제한된 시스템 면적 안에서 높은 집적도와 대역폭을 구현할 수 있다.

그러나 이 경우 xPU의 열이 메모리 스택을 통과해야 하므로 열 관리가 중요한 과제가 된다. zHBM은 스택 높이와 적층 구조를 최적화하고 HCB를 적용함으로써 열 저항을 낮추고 보다 효율적인 열 관리 구조를 구현하는 것을 목표로 한다.

이러한 아키텍처 혁신을 통해 zHBM은 기존 HBM의 세대별 성능 개선을 넘어, 시스템 성능과 전성비를 크게 높이고 열 저항을 낮추는 새로운 가능성을 제시한다. 이는 단순한 대역폭 향상이 아니라 메모리와 연산 장치의 배치와 연결 구조 자체를 바꾸는 근본적인 변화다.

다만 각 xPU는 성능과 전력, 열 특성, 물리적 크기에 대한 요구가 서로 다르기 때문에 zHBM은 단독 메모리 제품으로 최적화되기 어렵다. xPU와 zHBM을 초기 설계 단계부터 함께 개발하고 최적화하는 공동 설계가 필수적이며, 로직과 메모리의 정밀 최적화가 더 중요해진다.

이러한 구조는 대규모 클라우드 AI 시스템은 물론, 장기적으로는 공간과 전력 제약이 큰 고성능 엣지 AI 시스템에서도 대역폭과 에너지 효율의 한계를 확장할 수 있는 가능성을 제시한다.

메모리 안에서 연산하는 LPDDR-PIM

PIM(Processing-In-Memory)은 메모리 내부에 연산 기능을 결합해 데이터 이동을 줄이는 기술이다. LPDDR-PIM은 저전력 특성을 갖춘 LPDDR에 PIM 기술을 적용해, 데이터를 xPU로 반복적으로 이동시키는 대신 일부 연산을 메모리 내에서 처리할 수 있도록 한다.

이를 통해 데이터 이동에서 발생하는 병목과 전력 소모를 줄이고 AI 추론 성능과 에너지 효율을 높일 수 있다. 반복적인 데이터 처리가 많은 AI 워크로드나 제한된 전력 안에서 높은 성능을 구현해야 하는 엣지 AI 환경에서 활용 가능성이 크다.

대규모 AI 데이터를 빠르게 공급하는 zNAND-O

zNAND-O는 고성능·고용량 NAND와 3D 패키징 기술을 결합해 DRAM과 기존 NAND 스토리지 사이에 새로운 데이터 계층을 제공하는 차세대 메모리 솔루션이다. 여러 NAND 다이를 수직으로 통합함으로써 제한된 면적에서 용량과 입출력 성능을 높이고, 기존 NAND보다 빠른 데이터 접근과 높은 전력 효율을 구현하는 것을 목표로 한다.

zNAND-O는 DRAM 대비 높은 용량을 제공하며, 기존 NAND 플래시와 비교해 읽기 성능과 전력 효율을 크게 향상시킨다. 또한 마이크로초 단위의 짧은 지연 시간과 높은 대역폭을 지향하며, 저전력으로 동작하면서도 고성능 데이터 처리를 지원한다. 이를 통해 제한된 공간에서도 확장성과 유연성을 확보할 수 있다.

삼성전자는 zNAND-O를 활용해 AI 시스템 내 데이터 배치 구조를 최적화하는 새로운 NPU 중심 메모리 아키텍처를 제안한다. 운영체제와 KV 캐시는 DRAM에 배치하고, 대용량이면서 읽기 작업이 집중되는 모델 가중치는 zNAND-O에 저장함으로써 DRAM 의존도를 줄이는 방식이다. 이를 통해 성능 저하를 최소화하면서 메모리 비용과 용량 문제를 동시에 해결할 수 있다.

또한 zNAND-O는 기존 UMA 기반 DRAM 시스템과 유사한 수준의 성능을 유지하면서도 메모리 구조의 효율성을 크게 개선할 수 있는 가능성을 보여준다. 이를 통해 더 큰 규모의 AI 모델을 온디바이스 환경에서도 안정적으로 구동할 수 있는 기반을 제공할 것으로 기대된다.

zNAND-O는 AI 워크스테이션과 AI PC 등 실시간 대용량 데이터 처리가 중요한 엣지 AI 환경에서 기존 DRAM의 용량·비용 한계와 NAND 스토리지의 성능 한계를 보완하는 새로운 메모리 계층으로 발전할 수 있다.

클라우드 와 엣지를 연결하는 삼성전자의 통합 역량

AI는 클라우드에서 엣지로 단순히 이동하는 것이 아니다. 클라우드의 대규모 컴퓨팅과 엣지의 실시간·개인화된 AI가 서로의 역할을 확장하며 새로운 인프라 생태계를 만들어가고 있다.

이 과정에서 메모리는 데이터를 저장하는 부품을 넘어 AI 시스템의 실제 성능과 에너지 효율을 좌우하는 핵심 기술로 자리 잡고 있다. AI가 더 많은 기기와 산업 현장으로 확산될수록 제한된 공간과 전력 안에서 대용량과 고대역폭을 구현하는 기술은 더욱 중요해질 것이다.

AI 시스템 전체를 최적화하려면 개별 반도체칩의 성능만 높이는 접근으로는 충분하지 않다. 메모리와 로직, 인터페이스, 패키징을 제품 설계 초기부터 함께 고려해야 용량과 대역폭, 전력 효율, 발열, 폼팩터 사이의 복합적인 상충 관계를 해결할 수 있다.

삼성전자는 메모리와 로직, 파운드리, 첨단 패키징 역량을 폭넓게 보유하고 있다. 이러한 통합 역량을 바탕으로 설계와 공정 기술을 함께 최적화하는 DTCO(Design-Technology Co-Optimization)를 추진하고, 메모리와 로직, 패키징을 시스템 관점에서 연결할 수 있다.

특히 3D 적층 기반의 차세대 메모리는 기존 DRAM이나 NAND와 같은 단품 중심의 기술만으로는 완성하기 어렵다. 고성능 로직 다이와 미세 공정부터 다이 간 연결, 전력 공급, 열 관리, 첨단 패키징에 이르기까지 다양한 기술 요소를 유기적으로 연계해 설계해야 한다. 삼성전자의 엔드 투 엔드(End-to-End) 반도체 역량은 이러한 복합적인 과제를 통합적으로 해결하고, 차세대 제품의 성능과 전력 효율은 물론 시스템 차원의 완성도까지 높이는 차별화된 기반이 된다.

삼성전자는 앞으로도 메모리와 로직, 패키징의 경계를 넘어서는 혁신을 통해 클라우드부터 엣지까지 AI 인프라 전반의 성능과 효율을 높이고, 새로운 AI 시대를 위한 기술 리더십을 더욱 강화해 나갈 것이다.

※ 본 기사는 삼성전자 반도체 공식 웹사이트 테크블로그 콘텐츠를 전재하였습니다.

* 본 페이지의 내용은 정보 제공만을 목적으로 한다. 삼성 및 그 임원, 자문인, 대리인 또는 직원은 본 페이지에 포함된 정보, 진술, 의견 또는 기타 내용의 정확성, 합리성 또는 완전성에 대하여 명시적 또는 묵시적으로 어떠한 진술이나 보증도 하지 않으며, 해당 내용은 “있는 그대로(AS IS)” 제공된다.
* 삼성은 본 기사 내용의 사용으로 인해 발생하거나 이와 관련하여 발생하는 어떠한 손해에 대해서도 책임을 지지 않는다. 본 기사의 어떠한 내용도 본 문서에 제공된 정보, 자료 또는 콘텐츠나 기타 지식재산에 대한 라이선스 또는 권리를 부여하는 것으로 해석되지 않는다.

The post 새로운 AI 인프라 사이클을 여는 메모리 혁신 2편: 엣지 AI 혁신을 연결하는 삼성전자 메모리 솔루션 first appeared on 삼성전자 반도체 뉴스룸.

이러한 변화 속에서 메모리는 단순히 데이터를 저장하는 부품을 넘어 AI 시스템의 성능과 에너지 효율을 결정하는 핵심 기술로 진화하고 있다.

클라우드 생태계의 확장과 새로운 AI 인프라 사이클

생성형 AI와 추론형 AI를 기반으로 한 다양한 서비스가 등장하면서 AI는 빠르게 일상에 자리 잡고 있다. 최근까지 AI 인프라 투자는 하이퍼스케일러가 운영하는 대규모 클라우드 데이터센터를 중심으로 이루어졌다. 그러나 이제 AI는 중소기업과 산업 현장, 개인 사용자 영역으로 본격적으로 확산되고 있다.

고성능 AI 워크스테이션과 기업·산업 현장에 직접 설치되는 자체 AI 서버, AI PC와 스마트폰 등이 대표적이다. 데스크톱 크기의 개인용 AI 슈퍼컴퓨터의 등장 역시 이러한 흐름을 보여준다.

AI가 데이터가 생성되는 현장 가까이로 이동하는 이러한 흐름의 중심에 엣지 AI가 있다. 엣지 AI는 데이터를 중앙 클라우드로 보내 처리하는 대신, 스마트폰이나 PC와 같은 기기나 차량, 공장, 매장 등에 설치된 로컬 시스템에서 AI 연산의 전부 또는 일부를 수행하는 방식을 의미한다. 기기 자체에서 AI 모델을 실행하는 온디바이스 AI는 엣지 AI의 대표적인 형태다.

스마트폰의 실시간 통번역과 이미지 편집, AI PC의 개인 비서 기능, 차량의 주변 환경 인식, 스마트팩토리의 설비 이상 감지 등은 이미 엣지 AI가 일상과 산업 현장에 적용되고 있음을 보여준다.

이는 엣지 AI가 기존 클라우드 AI를 대체한다는 의미는 아니다. 대규모 모델 학습과 높은 확장성이 필요한 연산은 클라우드가 주로 담당하고, 빠른 반응과 데이터 통제, 현장 대응이 중요한 작업은 엣지에서 처리하는 역할 분담이 확대되고 있다. 필요에 따라 클라우드와 엣지가 하나의 워크로드를 나누어 처리하는 하이브리드 구조도 함께 발전하고 있다.

결국 AI 인프라는 클라우드에서 엣지로 단순히 이동하는 것이 아니라, 클라우드와 엣지가 상호 보완적으로 확장되는 방향으로 진화하고 있다.

엣지 AI가 제공하는 세 가지 핵심 가치

엣지 AI의 가장 큰 특징은 AI가 사용자와 데이터가 있는 곳에 더 가까이 위치한다는 점이다. 이를 통해 크게 세 가지 가치를 제공할 수 있다.

① 초저지연 기반의 실시간 처리

엣지 AI는 데이터를 원격 서버로 전송하고 결과를 다시 받아오는 과정을 줄여 응답 지연을 낮출 수 있다. 자율주행차의 위험 감지, 실시간 통번역, 몰입형 게이밍, 로봇 제어, 산업 설비의 이상 탐지처럼 즉각적인 판단과 반응이 필요한 분야에서 특히 중요하다.

② 데이터 보안과 개인정보 보호

개인의 음성이나 사진, 기업의 생산 데이터와 기밀 정보등 보안에 민감한 데이터를 외부 서버로 전송하지 않고 기기 또는 현장 시스템 안에서 처리할 수 있다. 사용자는 자신의 데이터를 보다 안전하게 관리하면서 AI 서비스를 활용할 수 있고, 기업은 데이터 통제권을 유지하며 AI를 업무에 적용할 수 있다.

실제 보안 수준은 하드웨어와 소프트웨어, 네트워크 및 데이터 관리 체계 전반에 의해 결정되지만, 로컬 처리는 민감한 원천 데이터의 외부 전송을 최소화할 수 있다는 장점이 있다.

③ 클라우드 비용과 네트워크 부담 절감

모든 데이터를 중앙 서버로 전송하면 네트워크 트래픽과 클라우드 인프라 운영 비용이 증가할 수 있다. 반면 반복적이거나 시간에 민감한 작업을 엣지에서 처리하면 클라우드의 연산 부담과 데이터 전송량을 줄이며 네트워크 부담을 절감할 수 있다.

또한 네트워크 연결이 원활하지 않은 환경에서도 중앙 클라우드를 거치지 않고 장치 자체(엣지)에서 데이터를 직접 처리하므로, 핵심 AI 기능을 지속적으로 제공할 수 있어 시스템의 안정성과 활용 범위를 높일 수 있다.

Agentic AI로 확장되는 엣지 AI

엣지 AI는 단순히 사용자의 명령에 반응하는 수준에서 한 단계 더 나아가고 있다. 사용자의 의도와 주변 상황을 이해하고, 여러 작업을 스스로 계획하고 실행하는 Agentic AI로 진화하고 있기 때문이다.

Agentic AI 환경에서는 하나의 AI 모델만 실행되는 것이 아니라 여러 에이전트가 동시에 정보를 분석하고, 도구를 선택하며, 작업 순서를 조율할 수 있다. 이에 따라 AI 가속기뿐 아니라 전체 시스템과 다수의 워크로드를 관리하는 CPU의 역할도 중요해지고 있다.

그러나 CPU, GPU, NPU와 같은 xPU의 연산 성능만 높인다고 시스템 전체의 AI 성능이 동일한 수준으로 향상되는 것은 아니다. 연산 장치가 아무리 빠르더라도 메모리가 필요한 데이터를 적시에 공급하지 못하면 xPU는 데이터를 기다리게 된다.

AI 시스템의 실제 성능은 연산력과 함께 데이터를 저장하는 용량(Capacity), 전달하는 대역폭(Bandwidth), 제한된 전력 안에서 이를 구현하는 에너지 효율(Energy Efficiency)에 의해 좌우된다.

특히 엣지 AI는 대규모 데이터센터에 비해 공간과 전력, 냉각 자원이 제한된 환경에서 작동한다. 데이터센터급 AI 시스템에서 요구되던 고대역폭과 대용량, 높은 에너지 효율이 이제 AI PC, 워크스테이션, 차량, 로봇과 같은 상대적으로 작은 디바이스에도 요구되기 시작했다.

엣지 AI 시대에 마주한 세 가지 과제

① 더 큰 AI 모델을 담기 위한 용량

AI 모델이 고도화될수록(AI의 성능이 점점 좋아질수록) 모델을 구성하는 파라미터와 실행 과정에서 생성되는 데이터의 양도 증가한다. 클라우드에 지속적으로 의존하지 않고 로컬 환경에서 고성능 AI를 구현하려면 더 많은 모델 가중치와 컨텍스트 데이터를 메모리에 담을 수 있어야 한다.

메모리 용량이 충분하지 않으면 시스템은 필요한 데이터를 스토리지와 메모리 사이에서 반복적으로 이동시키거나 모델의 일부만 나누어 불러와야 한다. 이 과정은 응답 시간을 늘리고 추가적인 전력을 소비할 수 있다.

따라서 고용량 메모리는 엣지 AI가 더 크고 정교한 모델을 로컬에서 안정적으로 실행하기 위한 핵심 조건이다.

② xPU의 성능을 온전히 활용하기 위한 대역폭

대역폭은 메모리가 xPU에 데이터를 얼마나 빠르게 공급할 수 있는지를 나타낸다. 생성형 AI와 Agentic AI는 사용자와 상호작용하는 동안 대규모 모델 가중치와 컨텍스트 데이터를 지속적으로 읽고 처리한다.

이때 메모리 대역폭이 충분하지 않으면 xPU의 연산 자원을 온전히 활용하기 어렵다. 빠르고 끊김 없는 AI 응답을 구현하려면 워크로드에 맞는 높은 메모리 대역폭과 효율적인 데이터 이동 구조가 필요하다.

요구되는 대역폭은 모델 구조와 정밀도, 배치 크기, 목표 응답 속도에 따라 달라지지만, AI 시스템의 주요 병목이 연산 성능뿐 아니라 xPU와 메모리 사이의 데이터 이동으로 확대되고 있다는 점은 분명하다.

③ 제한된 전력과 공간 안에서의 효율

엣지 AI 시스템은 데이터센터와 달리 활용할 수 있는 전력과 냉각 자원이 제한적이다. 스마트폰과 AI PC는 배터리 사용 시간을 고려해야 하며, 차량과 로봇은 정해진 전력 예산 안에서 여러 기능을 동시에 수행해야 한다. 현장에 설치되는 소규모 AI 서버 역시 설치 공간과 발열, 냉각 비용을 함께 고려해야 한다.

특히 데이터를 저장장치와 메모리, 연산 장치 사이에서 반복적으로 이동시키는 과정은 상당한 전력을 소비한다. 따라서 단순히 처리 속도만 높이는 것을 넘어 데이터가 이동하는 거리와 횟수를 줄이고, 와트당 더 많은 데이터를 처리하도록 시스템을 설계해야 한다.

높은 에너지 효율은 배터리 기반 기기의 사용 시간을 늘리는 동시에 발열과 냉각 부담, 전체 시스템 운영 비용을 낮추는 핵심 요소다.

더 가까워진 엣지 AI를 위한 새로운 메모리 해법

엣지 AI가 더 크고 정교한 모델을 빠르고 효율적으로 실행하려면 용량과 대역폭, 에너지 효율을 함께 높여야 한다. 이는 기존 메모리의 성능을 개별적으로 개선하는 것만으로는 해결하기 어려운 복합적인 과제다.

연산 장치와 메모리 사이의 물리적 거리를 줄이고, 데이터 이동 자체를 최소화하며, DRAM과 NAND, 로직과 패키징을 시스템 관점에서 연결하는 새로운 메모리 아키텍처가 필요한 이유다.

이어지는 2편 “엣지 AI 혁신을 연결하는 삼성전자 메모리 솔루션” 에서는 zHBM, LPDDR-PIM, zNAND-O 등 차세대 메모리 솔루션과 삼성전자의 통합 역량이 이러한 과제를 어떻게 해결하는지 살펴볼 예정이다.

※ 본 기사는 삼성전자 반도체 공식 웹사이트 테크블로그 콘텐츠를 전재하였습니다.

* 본 페이지의 내용은 정보 제공만을 목적으로 한다. 삼성 및 그 임원, 자문인, 대리인 또는 직원은 본 페이지에 포함된 정보, 진술, 의견 또는 기타 내용의 정확성, 합리성 또는 완전성에 대하여 명시적 또는 묵시적으로 어떠한 진술이나 보증도 하지 않으며, 해당 내용은 “있는 그대로(AS IS)” 제공된다.
* 삼성은 본 기사 내용의 사용으로 인해 발생하거나 이와 관련하여 발생하는 어떠한 손해에 대해서도 책임을 지지 않는다. 본 기사의 어떠한 내용도 본 문서에 제공된 정보, 자료 또는 콘텐츠나 기타 지식재산에 대한 라이선스 또는 권리를 부여하는 것으로 해석되지 않는다.

The post 새로운 AI 인프라 사이클을 여는 메모리 혁신 1편: 더 가까워진 엣지 AI, 더 중요해진 메모리 first appeared on 삼성전자 반도체 뉴스룸.

V10은 어떤 시장의 변화와 고객의 요구에서 시작됐으며, 이를 실제 제품으로 구현하기 위해 어떤 기술적 도전을 극복했을까? V10의 상품기획을 담당한 김병희 PL, 신지연 TL과 개발을 담당한 박상수 PL, 정다운 PL을 만나 제품의 개발 배경과 핵심 기술, 그리고 이번 수상의 의미에 대해 이야기를 들어봤다.

Q. 먼저 FMS 2026 3D & NAND Innovation Award 수상을 축하 드립니다. V10 BV-NAND는 어떤 제품이며, 이전 세대와 비교해 가장 주목할 만한 변화는 무엇인가요?

신지연 TL: V10은 빠르게 증가하는 AI 시대의 고성능·고용량·저전력 스토리지 요구에 대응하기 위해 개발된 삼성전자의 최신 3D 낸드 플래시 메모리입니다.

V10은 3D 본딩 기술을 적용한 V낸드 구조를 기반으로 400단 이상의 WL(Word Line)을 구현했으며, 이전 세대 대비 비트 밀도(Bit Density)*를 58% 이상 향상시켰습니다. 성능 측면에서도 4.8Gbps 이상의 I/O 속도로 이전 세대 대비 33% 이상 향상된 성능을 제공하는 동시에, 전력은 25% 이상 절감했습니다.

*비트 밀도(Bit Density): 단위 면적당 저장되는 비트(Bit)의 수

이러한 기술 혁신을 바탕으로 V10은 128TB 초고용량 SSD와 차세대 PCIe Gen7 SSD 등 AI 인프라에서 요구되는 고성능·고용량 스토리지를 구현하는 핵심 낸드 솔루션이 될 것으로 기대하고 있습니다.

Q. AI의 발전과 함께 스토리지에 요구되는 역할도 빠르게 변화하고 있습니다. 이러한 시장 변화가 V10의 상품기획과 개발 방향에는 어떤 영향을 미쳤나요?

김병희 PL: 낸드 플래시는 세대가 발전할수록 더 높은 Bit Density를 구현하는 동시에 성능과 전력 효율까지 함께 개선해야 하는 과제를 해결해 왔습니다. 최근 AI 워크로드가 빠르게 증가하면서 이러한 요구는 더욱 커지고 있습니다.

AI 시스템에서 생성·처리하는 데이터가 급격히 증가하면서 스토리지에는 더 높은 용량과 I/O 대역폭이 요구되고 있습니다. 동시에 데이터센터에서는 전력 소비가 전체 시스템 효율성과 TCO(Total Cost of Ownership)를 결정하는 요소로 부상하고 있습니다.

따라서 V10을 기획하면서 단순히 더 많은 단수를 쌓거나 용량을 높이는 데 그치지 않고, 고집적·고성능·저전력을 동시에 달성하는 것을 핵심 방향으로 설정했습니다. 데이터센터뿐 아니라 PC, 모바일, 엣지 AI 등 다양한 영역에서 확대되는 AI 워크로드에 대응할 수 있는 낸드를 제공하는 것이 중요한 목표였습니다.

Q. 이러한 상품기획 방향을 실제 제품으로 구현하기 위해 V10에서는 어떤 기술적 혁신이 가장 중요했나요?

정다운 PL: V10의 첫 번째 기술 혁신은 400단 이상의 초고층 V낸드 아키텍처를 구현하기 위한 3-stack 기반 첨단 ‘HARC(High Aspect Ratio) Merge’ 기술입니다.

* 3 Stack 기술: V-NAND 셀을 3개의 Stack으로 나누어 각각 제조한 뒤 수직으로 연결하는 적층 기술

V낸드의 단수가 증가하면서 함께 늘어날 수 있는 공정 스텝과 제조 비용을 개선하고 공정 난이도를 극복하기 위해 HARC Merge 기술을 개발했습니다. 여기에 Multi Hole 기술과 Zero Dummy Hole 기술을 접목해 이전 세대 대비 비트 밀도를 58% 향상시켰고, 공정 및 제조 효율성과 제품 완성도를 함께 확보할 수 있었습니다.

두 번째 기술 혁신은 ‘웨이퍼 본딩*’ 기술입니다. 두 개의 웨이퍼에서 셀(Cell)과 페리(Peri, 주변회로)*를 독립적으로 제작한 뒤 본딩하는 기술을 개발해 페리 소자의 성능을 극대화할 수 있었고, 이러한 고성능 소자를 설계적으로 활용해 고성능·저전력 제품을 구현할 수 있었습니다.

* 웨이퍼 본딩(Bonding): 두 장 이상의 웨이퍼를 3D(수직)로 접합해 고집적 NAND를 구현하는 기술
* 페리(Peripheral): 주변 회로, 셀의 동작을 관장하는 각종 회로들로 구성

Q. V10은 집적도뿐 아니라 4.8Gbps 이상의 I/O 속도로 이전 세대 대비 33% 이상 향상된 성능을 구현했습니다. 이러한 성능 향상은 어떻게 가능했나요?

박상수 PL: 3D 본딩 기술을 적용한 V낸드  아키텍처는 고집적화뿐 아니라 I/O 성능을 높이는 데에도 중요한 역할을 합니다. 저온 공정 적용을 통해 주변 회로(Peri)의 Scaling이 가능해졌으며, 이를 기반으로 트랜지스터 특성을 개선하고 I/O 성능을 향상시켰습니다.

인터페이스 측면에서도 여러 기술을 새롭게 적용했습니다. 삼성전자 고유의 Pin-ODT 기술을 통해 SCA(Separate Command and Address) 기술을 혁신하여 I/O 효율을 75% 이상 향상시켰습니다.

또한 고속 데이터 전송 과정에서 발생할 수 있는 ISI(Inter-Symbol Interference)를 줄이기 위해 DFE(Decision-Feedback Equalizer)와 RDCA(Read-Duty-Cycle Adjustment) 등의 기술을 적용했습니다.

이러한 기술을 통해 V10은 4.8Gbps 이상의 I/O 속도를 구현했으며, 차세대 고성능 SSD가 요구하는 높은 I/O 성능을 지원할 수 있는 기반을 마련했습니다.

Q. 성능을 높이면서 전력 소비까지 줄이는 것은 쉽지 않은 과제일 것 같습니다. V10은 어떻게 전력 25% 이상 절감을 달성했나요?

박상수 PL: V10 개발에서는 성능 향상과 함께 전력 효율을 높이는 것도 중요한 기술적 목표였습니다. 먼저 주변 회로(Peri)의 공급 전압(VCC)을 낮출 수 있도록 저전력 회로 설계를 적용했으며, 외부 전원을 직접 활용하는 e-PIN 구조를 도입했습니다. 또한 Word Line의 충·방전에 사용되는 전력을 줄이기 위한 WL 제어 기술을 적용했습니다.

고속 I/O 동작 시에는 Channel Voltage를 낮출 수 있는 PI-LTT(Power-Isolated Low-Tapped Termination) 기술을 적용해 인터페이스에서 소비되는 전력을 추가로 절감했습니다.

이러한 저전력 기술들을 종합적으로 적용한 결과, 이전 세대 대비 전력을 25% 이상 절감할 수 있었습니다. 특히 고용량 SSD에서는 이러한 낸드 단위의 전력 효율 향상이 시스템 전체의 전력 효율을 높이는 데 기여할 수 있습니다.

Q. 400단 이상의 고집적 V낸드를 구현하는 과정에서 가장 어려웠던 기술적 과제는 무엇이었나요? 이를 어떻게 극복했는지도 소개해 주세요.

박상수 PL: 400단 이상의 고적층, 고집적 3D 낸드 플래시 메모리를 구현하는 것은 단순한 적층 수의 증가를 넘어, 물리적 한계를 극복해야 하는 고난도의 과제였습니다.

첫째는 ‘극한의 칩 사이즈 감소’였습니다. 고집적화된 셀 어레이를 구동하기 위해서는 주변 회로의 면적 증가가 필연적입니다. 하지만 상판 셀 어레이와 동일한 사이즈로 하판 구동 회로를 설계하는 것은 매우 도전적인 목표였습니다. 이를 위해 설계 전문가들과 끊임없이 소통하며 BV-NAND 시대에 최적화된 차세대 칩 아키텍처를 도출했습니다.

동시에 연구소와 협력해 공정 역량을 극대화함으로써 디자인 룰(Design Rule)을 타이트하게 관리하여 트랜지스터 사이즈를 최소화했습니다. 나아가 유사 기능을 수행하는 회로를 과감히 병합하고 최적화하는 설계를 통해, 하판 구동 회로를 상판 셀 어레이 사이즈에 완벽하게 맞추는 ‘풀 캡핑(Full Capping)’을 성공적으로 달성할 수 있었습니다.

둘째는 ‘Word Line 증가에 따른 전기적 특성 저하’ 문제였습니다. 적층 수가 늘어날수록 Word Line Capacitance가 증가하며, 이는 곧 전력 소모 증가와 성능 저하, 그리고 셀 신뢰성 열화라는 연쇄적인 문제로 이어집니다. 저희는 이 문제가 향후 고단 적층의 지속 가능성을 결정짓는 핵심이라 판단하여, 개발 초기 단계부터 집중적인 연구를 진행했습니다. 그 결과 Multi-Stack을 정밀하게 제어하는 설계 기술을 개발했고, 쓰기 동작 시 비선택 Stack의 Word Line에 인가되는 전압을 70% 이상 획기적으로 낮출 수 있었습니다. 이를 통해 전력 효율을 대폭 개선함은 물론, BER(Bit Error Rate)를 4% 개선하는 유의미한 성과를 거두었습니다.

정다운 PL: 400단이 넘는 고집적 구조의 낸드 플래시를 개발하기 위해서는 몇 가지 커다란 물리적 장벽을 기술 개발을 통해 넘어야만 했습니다.

먼저, 웨이퍼가 막질의 스트레스에 의해 휘어지는 Warpage 문제는 V10의 급격한 단수 증가로 특히 더 어려운 문제가 되었습니다. 이전 세대에서 일반적으로 해오던 방식으로 극복하기에는 한계가 명확해, 전체 8대 공정 및 공정 통합 엔지니어들이 아이디어를 함께 모았습니다. 과감한 신공정 도입, 설비 한계 극복, 전체 공정의 Heat 최적화, 신규 막질 도입을 통해 웨이퍼가 받는 스트레스를 크게 낮춰 물리적 한계를 극복할 수 있었습니다.

높은 단수를 통과해야 하는 채널 길이가 증가하면서 발생하는 Cell 신뢰성 문제 역시 연구개발 초기부터 많은 우려가 있었던 부분입니다. 이에 연구소 단계에서부터 각 공정 개발의 목표를 높게 잡아 소자를 디자인했고, 양산 단계에서는 최고 수준의 신뢰성을 완성할 수 있었습니다.

에치(Etch, 식각) 부서에서는 높은 신뢰성을 구현할 수 있는 Channel Hole Profile 및 산포를 구현했고, 디퓨전(Diffusion, 확산) 부서에서는 높은 Stack에서도 Step Coverage와 막질 특성을 확보했습니다. 클리닝(Cleaning, 세정) 부서에서는 표면적 증가에도 균일하게 식각할 수 있는 신기술을 개발했습니다. 나아가 PA 부서에서는 Cell 신뢰성을 중심에 두고 8대 공정과 함께 전체 공정 통합을 최적화하고 소자를 디자인했습니다.

그 결과 신뢰성 최종 목표를 조기에 달성했으며, 도출된 아이디어들을 지속적으로 발전시켜 V10을 높은 수준의 Cell 신뢰성을 갖춘 제품으로 만들 수 있었습니다.

Q. V10에는 기존에 독립적이었던 여러 기술을 하나로 연결하는 새로운 시도가 적용됐습니다. 개발 과정에서 조직 간 협업은 어떻게 이루어졌나요?

정다운 PL: V10 개발은 수백 명의 엔지니어들이 매일 함께 토론하고 문제를 해결해가는 과정이었습니다. V낸드의 핵심 기술인 HARC Merge와 웨이퍼 본딩은 기존에 독립적으로 개발하던 모듈 공정을 하나로 합쳐 제작하고, 독립적으로 만들어진 두 개의 웨이퍼를 하나로 합치는 신기술입니다.

기존에 독립적이었던 기술들이 밀접하게 융합되면서 여러 기술이 복합적으로 연관된 불량들이 증가했고, 이를 극복하기 위해서는 함께 일하는 동료와 공정 엔지니어들이 서로의 업무를 이해하고 협업하는 과정이 정말 중요했습니다.

본인의 업무에서 한 걸음 더 나아가 주변의 업무까지 이해하고 함께 해결해야 했기 때문에 부서 간 많은 대화와 협업이 필요했습니다. 이를 위해 TF 형태의 회의체를 만들어 엔지니어들이 함께 논의할 기회를 늘렸고, 부서 간 교류를 통해 서로에 대한 이해를 높여갔습니다.

이러한 과정을 거치며 협업 문화가 견고해질수록 제품의 완성도와 신공정에 대한 이해도 역시 함께 높아지는 값진 경험을 할 수 있었습니다.

Q. V10은 128TB SSD와 차세대 PCIe Gen7 SSD 구현을 지원할 수 있습니다. 실제 고객과 AI 인프라 관점에서는 V10의 기술 혁신이 어떤 가치로 이어질 것으로 기대하시나요?

신지연 TL: AI가 발전하면서 처리하고 저장해야 하는 데이터의 양은 앞으로도 빠르게 증가할 것으로 예상됩니다. 특히 AI 인프라에서는 대규모 데이터를 빠르게 저장하고 처리해야 하기 때문에 스토리지의 용량과 성능이 전체 시스템 효율에 미치는 영향도 더욱 커지고 있습니다.

V10은 높은 비트 밀도를 기반으로 128TB 초고용량 SSD 구현을 지원하고, 4.8Gbps이상의 I/O 성능을 통해 ​차세대 PCIe Gen7 SSD에 대응할 수 있습니다. 동시에 향상된 전력 효율은 대규모 AI 데이터센터의 전력 소비와 TCO를 개선하는 데 기여할 수 있습니다.

결국 V10의 기술적 혁신은 단순히 낸드 자체의 성능 향상에 그치지 않고, AI 인프라에서 요구되는 용량, 성능, 전력효율을 함께 향상시켜 고객에게 실질적인 가치를 제공한다는 점에서 의미가 있다고 생각합니다.

Q. 마지막으로 이번 FMS 2026 3D & NAND Innovation Award 수상은 어떤 의미가 있나요? 앞으로 V-NAND가 나아갈 방향에 대해서도 말씀 부탁드립니다.

김병희 PL: 이번 FMS 2026 3D & NAND Innovation Award 수상은 AI 시대에 필요한 NAND의 방향성을 제시하고, V10의 기술적·상품적 가치를 인정받았다는 점에서 의미가 크다고 생각합니다.

AI의 발전과 함께 스토리지에 요구되는 용량과 성능, 전력 효율은 앞으로도 지속적으로 높아질 것입니다. 삼성전자는 이러한 시장과 고객의 요구를 바탕으로 V-NAND의 경쟁력을 지속적으로 발전시키며 차세대 AI 스토리지를 위한 새로운 가치를 제공해 나갈 계획입니다.

정다운 PL: V10은 기존의 세대별 개발 추세에서 벗어나는 Bit Density와 신뢰성, 성능, 전력을 구현한 제품입니다. 초기 반도체연구소에서부터 높은 목표를 설정해 방향을 잡았고, 양산 개발 단계에서도 수백 명의 엔지니어들이 밀접하게 협업해 좋은 제품으로 양산화할 수 있었습니다.

이번 FMS 2026 수상은 V10의 기술력을 세계적으로 인정받았다는 점에서 개발에 참여한 한 사람으로서 큰 보람을 느낍니다.

반도체 개발은 한두 사람이 잘해서 되는 일이 아니라 모두가 함께 잘해야 성공한다는 이야기를 많이 합니다. V10을 개발하면서 높은 목표와 기술 간 연결이 강화되며 발생한 다양한 문제로 모두가 힘든 시기도 있었지만, 한마음으로 매일 치열하게 토론하며 문제를 해결해온 노력을 인정받은 것 같아 더욱 뜻깊습니다.

V10 개발 과정에서는 회사 내 여러 부서의 도움도 컸습니다. 제조에서는 개발 Lot의 TAT를 적극적으로 지원해 개발 일정에 큰 도움을 주었고, 낸드플래시에 본딩 기술이 처음 도입되는 과정에서는 CIS에서 사용 중인 본딩 설비 인프라와 기술 자문을 지원받아 관련 기술을 빠르게 발전시킬 수 있었습니다. 또한 단수 증가에 따라 방대한 팹 데이터를 처리하는 과정에서도 A-FAB 기술팀 YES 부서의 지원을 통해 체계적으로 데이터를 분석하고 불량을 개선할 수 있었습니다.

이처럼 여러 부서가 함께했기에 V10을 좋은 제품으로 완성할 수 있었다고 생각합니다.

박상수 PL: 이번 수상은 AI 시대가 요구하는 ‘고집적·고성능·저전력’이라는 세 가지 난제를 삼성전자만의 기술력으로 동시에 해결했음을 인정받았다는 점에서 매우 뜻깊습니다.

낸드플래시의 진화 과정에서 집적도를 높이면서 고성능과 저전력을 동시에 유지하는 것은 늘 상충하는 요소들을 조율해야 하는 어려운 과제였습니다. 하지만 불가능해 보였던 목표를 현실로 만들기 위해 밤낮없이 고민하고 치열하게 토론했던 연구소와 개발실 엔지니어들의 집요함이 있었기에 V10이라는 결과물을 만들어낼 수 있었습니다.

또한 개발 과정에서 마주한 수많은 불량과 신뢰성 이슈를 해결하기 위해 유관 부서가 하나의 팀처럼 움직이며 끝까지 원인을 추적하고 개선했던 협업의 과정이 이번 수상의 가장 큰 원동력이었다고 생각합니다.

앞으로 V낸드는 단순한 용량 확장을 넘어 AI 시대의 시스템 병목을 해결하고 시스템 전체의 효율을 높이는 핵심 인프라로 진화해 나갈 것입니다. 앞으로도 동료들과 함께 물리적 한계를 뛰어넘는 기술 혁신을 이어가며 전 세계 AI 생태계가 더 빠르고 지속 가능하게 성장할 수 있도록 초격차 기술 리더십을 이어가겠습니다.

V10 BV-NAND는 400단 이상의 초고집적 구조를 기반으로 성능과 전력 효율을 함께 높이며, AI 시대의 스토리지가 나아갈 새로운 가능성을 제시했다. FMS 2026 3D & NAND Innovation Award 수상으로 그 기술 혁신성을 인정받은 삼성전자의 V10은 128TB 초고용량 SSD와 차세대 PCIe Gen7 SSD 등 고성능·고용량 스토리지 구현을 통해 빠르게 진화하는 AI 인프라의 혁신을 뒷받침할 것으로 기대된다.

The post [FMS 2026 3D & NAND Innovation Award] V10 BV-NAND: 400단을 넘어 AI 스토리지의 한계를 확장하다 first appeared on 삼성전자 반도체 뉴스룸.

대학의 경계를 넘어 한자리에 모이다, ‘SPARK 2026’

 

반도체 산업의 발전은 기업과 대학의 역량이 맞물릴 때 더욱 큰 가능성으로 이어진다. 지난 8월 19일, 삼성전자가 국내 대학과 산학협력의 폭을 넓히고 미래 반도체 연구 방향을 함께 모색하기 위해 산학협력 통합교류회 ‘SPARK 2026’*을 개최했다.

※ SPARK : Samsung Partnership with Academia’s Research & Knowledge (DS와 대학간 파트너십을  바탕으로 반도체 연구와 지식 분야의 스파크를 일으켜 혁신을 만들어 낸다는 의미)

삼성전자는 지난 2016년도부터 대학의 연구 역량을 반도체 생태계 성장의 중요한 토대로 보고, 국내 대학과 산학협력을 통한 신뢰를 한 걸음씩 다져왔다. 기존에는 대학별로 운영했던 교류회를 2025년부터는 통합 운영함으로써, 분야별 경계를 넘어 학계 전반의 심도 있는 교류를 이어가고 있다. 올해는 삼성전자와 협력중인 국내 산학 11개 대학과 미국 스탠퍼드 대학 교수진 등 총 1,177명이 한자리에 모여 연구 성과를 공유하고 협력의 폭을 넓혔다.

이날 행사는 경기도 용인에 위치한 삼성전자 The UniverSE에서 진행됐다. 오전에는 산학협력 연구과제를 공유하는 포스터 세션이 마련됐고, 오후에는 테크 세션과 우수 논문 시상 등 본 행사가 이어졌다. 특히 테크 세션에서는 저명한 석학 교수진들이 심도 있는 강연과 패널토의를 통해 반도체 분야의 주요 기술 과제와 미래 방향을 논의했다.

치열했던 연구의 깊이가 눈앞의 결실로, ‘포스터 세션‘

 

행사는 삼성전자와 산학협력 하는 연구과제를 한자리에서 만나는 포스터 세션으로 시작됐다. ▲AI ▲설계 ▲공정·소자 ▲소프트웨어 ▲인프라·환경 ▲계측·분석 총 6개 분야 전략산학 358개 과제의 포스터가 행사장 전 층에 전시됐다. 참가자들은 다양한 연구과제를 둘러보며 연구 성과와 반도체 기술 동향에 관해 자유롭게 의견을 나눴다.

 

각 층별 강의실에서 참가자들은 자유롭게 오가며 관심 분야와 연구 아이디어를 둘러싼 심층적인 논의를 펼쳤다. 대학 교수진과 연구원, 임직원은 다채로운 관점과 인사이트를 공유하며 협력의 가능성을 도모했다.

연구의 시야를 세계로 넓히다, ‘테크 세션’

특히 올해는 테크 세션을 신설해 교수진들이 한자리에 모여 인사이트를 나누고 학술 교류의 폭을 넓히는 강연과 토론의 장을 새롭게 마련했다. 테크 세션은 반도체 전반을 아우르는 7개 세션으로 구성돼 약 90분 간 각 강연장에서 동시에 진행됐다. 주제별로 전문가의 강연과 패널토의, 릴레이 강연 등 다양한 방식으로 미래 기술의 방향성을 공유했다.

강연을 진행 중인 마크 호로위츠(Mark Horowitz) 스탠퍼드대 교수

토머스 리(Thomas H. Lee) 스탠퍼드대 교수

(좌측부터) 패널토의 중인 KAIST 조성환 교수, 마크 호로위츠 교수, 토머스 리 교수, 성균관대 김소영 교수, 서울대 김재하 교수, POSTECH 심재윤 교수

 

설계 세션에서는 ‘Chips for AI & AI for Chips: What’s Next?’를 주제로, 반도체 미세화의 한계부터 AI 시대의 칩 성능과 설계 자동화, 전력과 열 문제까지 주요 과제를 폭넓게 논의했다. 특히 미래의 스마트폰이 오늘날 AI 서버에 버금가는 컴퓨팅 성능을 갖추기 위해 넘어야 할 기술적 한계와, 기존 반도체 스케일링의 한계 속에서 성능과 전력 효율을 함께 개선하기 위한 방향성이 주요 화두로 다뤄졌다.

무선통신 회로설계 분야의 세계적 석학인 스탠퍼드대 토머스 리(Thomas H. Lee) 교수는 트랜지스터당 성능과 전력 개선이 정체된 반면 컴퓨팅의 에너지 소비는 빠르게 증가하고 있다는 점을 지적하며, 여러 오실레이터(Oscillator)를 연결해 기존 컴퓨팅보다 적은 에너지로 문제를 해결하는 ‘결합 오실레이터 네트워크(Coupled Oscillator Network)’ 연구를 진행 중이라고 소개했다.

(좌측부터) 패널토의 중인 수바시시 미트라(Subhasish Mitra) 스탠퍼드대 교수, DGIST 김가인 교수, 고려대 유현용 교수, 한양대 최창환 교수, POSTECH 이병훈 교수

질문하는 참가자

(좌측부터) 패널토의 중인 KAIST 김상현 교수,  옐레나 부치코비치(Jelena Vučković) 스탠퍼드대 교수, POSTECH 김병섭 교수, 한양대 유봉영 교수, GIST 윤훈한 교수, 연세대 최우영 교수

(좌) 옐레나 부치코비치 교수, (우) POSTECH 김병섭 교수

 

같은 시각 다른 강연장에서도 분야별 난제를 둘러싼 논의가 이어졌다. 공정소자 1 세션에서는 이종 집적화(Heterogeneous Integration) 시대의 시스템 레벨 스케일링(System Level Scaling)을 위한 미래 집적 기술을 주제로, BSPDN(후면전력공급 기술, Back Side Power Delivery Network)의 발전 전망과 해결해야 할 도전 과제를 함께 논의했다. 공정소자 2 세션에서는 CPO(Co-Packaged Optics) 기술의 필요성과 실리콘 포토닉스 기반 PIC(광 집적 회로, Photonic Integrated Circuit), 마이크로 LED, 이종 집적 기술 등 주요 구현 방식을 살펴봤다. 이어 첨단 패키징, EIC(전자 집적 회로, Electronic Integrated Circuit) 설계, Inverse Design 등 최신 기술과 향후 CPO 발전을 위한 핵심 이슈를 조망했다. 강연이 끝난 뒤에는 참가자들의 자유로운 질의응답과 주제와 관련된 패널들의 토의가 이어졌다. 

최근 AI에 대한 높은 관심을 반영하듯 AI 세션에도 많은 참가자들이 자리한 가운데, 생성형 AI부터 AI 에이전트, 월드 모델(World Model)까지 차세대 AI 기술의 발전 방향과 활용 가능성을 다뤘다.

서강대 강석주 교수는 대규모 생성형 AI의 발전 흐름과 영상·언어·멀티모달 기반 모델의 핵심 기술을 살펴보고, 기존 딥러닝 기술을 결합한 제조 AI의 활용 가능성을 제시했다. KAIST 오태현 교수는 AI 에이전트가 콘텐츠와 디지털 시스템의 새로운 수요자로 등장하는 변화에 주목하며, 기존 데이터·시스템·업무 환경을 AI와 호환되는 형태로 전환해야 할 필요성을 짚었다. 마지막으로 POSTECH 조민수 교수는 차세대 AI의 핵심 기술로 주목받는 월드 모델의 다양한 접근법을 살펴보고, 현실과 상호작용하는 에이전틱 AI로 발전하기 위한 연구 방향성을 제시했다.

한 걸음씩 다져온 신뢰가 하나로 모인 순간, ‘SPARK 2026’

KAIST 김정호 교수

삼성전자 반도체연구소 이종명 부사장

 

테크 세션이 마무리된 후, 본 행사인 통합교류회가 시작됐다. 협력대학 교수진을 대표해 KAIST 김정호 교수가 소감을 전했다. 김정호 교수는 삼성전자 반도체와 학계가 오랜 시간 쌓아온 협력의 의미를 되짚으며 “30여 년간 이어진 서로의 노력과 교류를 통해 지금에 이른 것 같다”며 “앞으로도 SPARK가 세계적인 기술 교류의 장으로 발전하길 기대한다”고 말했다.

개회사에 나선 삼성전자 반도체연구소 이종명 부사장은 메모리와 로직, 첨단 패키지 등 다양한 분야의 기술 역량을 갖춘 삼성전자의 강점을 소개하며 산학협력의 중요성을 강조했다. 이종명 부사장은 “AI 시대에 등장한 복잡한 기술 과제를 풀기 위해서는 산학협력이 필수적”이라며 “산업계는 시장과 고객이 요구하는 문제를 정확하게 정의하고, 학계는 이를 해결할 다양한 아이디어와 원천기술을 제공해 주길 기대한다”고 밝혔다.

 

통합교류회에서는 우수 논문 및 특허에 대한 시상식이 진행됐다. 올해는 장려상 9명, 우수상 12명, 최우수상 9명, 우수 특허상 13명 등 총 43명이 수상의 영예를 안았다. 시상식 후에는 최우수상 수상자들이 직접 연구 과정과 주요 성과를 소개하며 참석자들과 연구 내용을 공유하는 시간을 가졌다.

POSTECH 황현상 교수 연구실 권오혁 연구원은 3D 낸드의 좁고 긴 채널에서 니켈이 잔존하고 MILC 결정들이 서로 충돌하는 등의 문제를 해결하기 위해 결정의 성장 방향을 제어하는 공정을 제안했다. 그는 “삼성전자가 제공한 155단 낸드 웨이퍼를 활용해 실제 구조에서도 균일한 결정화가 가능한지 확인했다”며 “학교에서는 다양한 아이디어의 가능성을 넓히고, 삼성전자는 이를 함께 고민하며 소자 플랫폼을 제공해 준 덕분에 실제 산업계 소자에서 성공적으로 실증할 수 있었다”고 강조했다.

다방면의 연구 분야의 아이디어와 시선이 한자리에 모인 SPARK 2026은 학계와 산업계가 서로의 연구 역량을 나누고, 미래 기술의 새로운 가능성을 함께 모색하는 자리였다. 삼성전자는 앞으로도 대학과의 긴밀한 교류와 협력을 이어가며 미래 기술 난제의 해법을 모색하고 지속 가능한 반도체 연구 생태계 기반을 만들어 나갈 예정이다.

삼성전자 DS부문 산학협력 통합교류회 SPARK 2026 요약 1. 삼성전자 반도체는 삼성전자와 산학협력 관계에 있는 학계 연구진과 임직원을 한자리에 초청하는 통합교류회 SPARK 2026을 실시했다. 2. 올해 행사에서는 산학협력 연구 과제를 공유하고 우수 논문·특허상을 시상했으며, 테크 세션을 신설해 국내외 교수진과 미래 기술의 주요 과제와 연구 방향을 논의했다. 삼성전자와 협력하는 스탠퍼드대 교수진도 참여해 학술 교류의 폭을 넓혔다.

The post [칩스케치] 대학과 산업이 함께 그리는 반도체의 미래, 산학협력 통합교류회 ‘SPARK 2026’ first appeared on 삼성전자 반도체 뉴스룸.

고해상도 영상과 게임, AI 콘텐츠 등 일상에서 다루는 데이터의 용량이 계속 증가하면서, 대용량 데이터를 효율적으로 저장하고 전송할 수 있는 개인용 스토리지의 중요성도 커지고 있다. 삼성전자는 이러한 사용자 환경에 맞춰 최신 인터페이스 USB4^*를 탑재한 새로운 포터블 SSD ‘P 시리즈’ 2종(P9·P7)을 선보였다.

* USB4(Universal Serial Bus 4): USB는 다양한 전자 제품 간의 디지털 데이터 전송과 전력 공급을 위해 개발된 산업 표준으로, USB4는 40Gbps의 데이터 전송 속도를 갖는다.

P 시리즈는 8월 26일(현지 시간) 독일 쾰른에서 열린 세계 최대 게임쇼 ‘게임스컴 2026’에서 그 모습을 드러냈다. 빠른 데이터 전송부터 다양한 기기와의 호환성까지, 새롭게 공개된 P 시리즈의 주요 특징을 인포그래픽으로 살펴보자.

고용량 데이터 시대를 위한 탁월한 선택

새로운 포터블 SSD P 시리즈는 어떤 순간에도 믿고 안심할 수 있는 마음의 안정감, 즉 ‘Peace of Mind’라는 비전 하에 탄생했다. 뛰어난 성능과 차별화된 신뢰성을 바탕으로 더욱 향상된 사용자 경험을 제공한다. 특히 다양한 전자기기에 적용이 확대되고 있는 최신 인터페이스 USB4를 지원해 초고해상도 영상과 AI 콘텐츠, 대용량 게임 등 갈수록 커지는 데이터를 빠르고 안정적으로 다룰 수 있도록 설계됐다.

P 시리즈 라인업은 사용 목적에 따라 두 가지 모델로 구성된다. ‘P9’은 고성능 스토리지가 필요한 전문가를 위한 플래그십 제품이며, ‘P7’은 일상 속 다양한 기기와 사용 환경에서 빠르고 편리하게 데이터를 저장하고 활용할 수 있게 한다.

성능, 확장성, 그리고 사용 편의성까지 진화한 P9과 P7의 특징을 살펴보자.

빠른 파일 저장과 백업을 지원하는 포터블 SSD P 시리즈는 전문적인 콘텐츠 작업부터 일상의 다양한 데이터 활용까지 폭넓은 사용 환경을 지원한다. 삼성전자는 앞으로도 변화하는 데이터 환경에 맞춰 사용자들이 대용량 데이터를 보다 효율적으로 저장하고 활용할 수 있는 스토리지 솔루션을 선보일 예정이다.

The post [인포그래픽] 한층 더 진화된 포터블 스토리지 경험을 제시할 삼성전자 SSD ‘P시리즈’를 만나다 first appeared on 삼성전자 반도체 뉴스룸.

*JEDEC (국제반도체표준협의기구, Joint Electron Device Engineering Council): 전 세계 반도체, 특히 메모리 분야의 기술 규격과 표준을 정하는 국제 표준화 기구. JEDEC이 마련한 공통 표준을 통해 서로 다른 기업의 제품 간 호환성을 확보하고 글로벌 반도체 생태계의 발전을 지원한다.

업계를 이끈 리더들과 나란히 서다

FMS 평생 공로상은 반도체 산업 발전에 장기간 기간 기여해 온 소수의 리더에게만 수여된다. 지난 2011년에 제정된 이래 25명이 이 상을 수상했으며, Mian Quddus 상무는 2016년 김기남 전 대표이사에 이어 10여년 만에 삼성전자에서 두번째로 수상자에 이름을 올렸다.

Q. 이번 FMS 평생 공로상 수상 소감이 궁금합니다.

수상 소식을 처음 들었을 때 무척 기뻤고 정말 큰 감동을 받았습니다. 동시에 겸허한 마음과 감사함도 느꼈습니다. 역대 수상자 명단을 살펴보니 오랫동안 존경해 온 분들이 많았습니다. 업계에서 존경받는 리더들과 함께 이름을 올릴 수 있다는 것은 저에게 큰 영광입니다.

치열한 경쟁 속에서 시장의 문을 두드리다

Mian Quddus 상무가 삼성에 합류한 1997년은 글로벌 시장에서 치열한 경쟁이 펼쳐지던 시기였다. 당시 그에게 주어진 초기 과제 중 하나는 주요 고객사의 신뢰를 얻고 삼성 메모리 제품의 시장 진입을 확대하는 것이었다.

Q. 삼성에 입사한 뒤 커리어는 어떻게 시작하셨나요?

1997년 입사해 애플리케이션·제품 엔지니어링 업무를 맡았습니다. 당시 가장 중요한 과제는 주요 고객사들이 삼성 제품을 채택하도록 만드는 것이었습니다. 4K 디바이스를 직접 들고 고객사를 찾아가 테스트해 달라고 요청했던 기억이 아직도 생생합니다.

당시는 일본 기업들이 시장을 주도하던 시기였기 때문에 조금이라도 더 점유율을 확보하기 위해 정말 치열하게 노력했습니다. 그것이 제 커리어의 시작이었고, 제가 메모리 업계에 발을 들이게 된 계기였습니다.

고객의 신뢰를 얻는 것에서 업계를 이끄는 회사로

그가 삼성에서 첫발을 내디뎠던 때로부터 30년 가까운 시간이 흐른 지금, 고객사를 직접 찾아다니며 제품 채택을 요청했던 삼성의 위상은 크게 달라졌다.

Q. 당시와 비교해 삼성 메모리 사업의 위상은 어떻게 바뀌었나요?

예전에는 고객사를 찾아가 우리 제품을 사용해 달라고 요청해야 했습니다. 하지만 지금은 삼성전자가 업계를 이끄는 위치에 있습니다. 삼성 제품은 시장에서 가장 주목받는 제품 가운데 하나가 됐고, D램을 비롯해 HBM 시장에서도 기술 발전을 주도하고 있습니다. 모듈과 컴포넌트를 포함한 다양한 분야에서 산업의 중심 역할을 하고 있습니다.

전 세계 메모리의 ‘공통 언어’를 만드는 JEDEC

JEDEC은 메모리 반도체 업계에서 사용하는 기술 규격과 표준을 정하는 핵심 기구다. 메모리 공급사와 OEM(주요 제조사), 반도체 기업 등이 함께 참여해 산업 전반에서 사용할 수 있는 표준을 마련한다. 이렇게 만들어진 공통의 기준은 서로 다른 기업의 제품이 문제없이 호환되도록 하고, 글로벌 메모리 생태계가 함께 성장할 수 있는 기반이 된다.

Q. JEDEC은 어떤 곳이고, 메모리 생태계에서 어떤 역할을 해 왔나요?

JEDEC은 업계가 함께 사용할 기술 규격을 정하는 곳입니다. 메모리 공급사와 OEM, 인프라 기업들이 함께 논의해 표준을 만들죠. 공통의 표준이 있기 때문에 서로 다른 회사의 제품도 원활하게 호환될 수 있고, 이를 기반으로 글로벌 메모리 생태계 전체가 함께 성장할 수 있습니다.

Mian 상무는 오랜 기간 DDR D램을 비롯한 메모리 모듈 표준을 만드는 과정에 참여해 왔으며, 현재는 JEDEC 이사회 의장과 모듈 위원회 (Module Committee) 의장을 동시에 맡고 있다.

Q. 그 동안의 성과 중 특히 의미 있게 생각하는 것은?

JEDEC 이사회 의장을 맡은 지 올해로 22년째입니다. 의장은 4년마다 선출되며, 현재 이사회에는 여러 OEM과 주요 공급사가 함께 참여하고 있습니다. 저는 DDR 1세대부터 6세대까지 표준을 만들어가는 과정에 계속 참여해왔고, LPDDR 계열과 모듈 표준을 정립하는 데도 힘을 보태고 있습니다.

JEDEC 이사회뿐 아니라 모듈 위원회 의장도 맡고 있습니다. 그동안 업계에서 쌓아온 경험과 이사회 동료들과 함께 만들어온 성과들이 이번 수상으로 이어진 것 같습니다. 산업의 미래 방향을 논의하고 결정하는 자리인 만큼 그만큼 큰 책임감을 느끼고 있습니다.

HBM에서 zHBM까지, 기술의 최전선에서

올해 FMS 2026에서 삼성전자는 zHBM을 비롯한 새로운 3D 아키텍처를 선보였다. 메모리 기술의 빠른 진화가 이뤄지는 가운데 Mian 상무는 삼성이 새로운 기술의 변화를 주도해 왔다는 점을 강조했다.

Q. 이번에 공개된 zHBM 같은 3D 아키텍처를 어떻게 보시나요?

새로운 메모리 기술이 등장할 때마다 삼성은 늘 한발 앞서 변화를 이끌어 왔습니다. HBM 역시 초기 세대부터 HBM2, HBM3, HBM4를 거쳐 다음 세대로 계속 발전하고 있습니다. 지금 삼성은 그 기술 경쟁의 최전선에 있습니다. 이 시장에서도 삼성이 앞장서고 있다는 사실이 자랑스럽습니다. 앞으로 기술이 어떻게 발전해 나갈지 저 역시 기대가 큽니다.

삼성이 D램 공급사로 자리 잡기 시작한 순간

30년 가까이 메모리 산업의 변화를 지켜본 그에게도 유독 선명하게 남아 있는 순간이 있다. 삼성이 주요 고객사로부터 D램 공급사로 인정받기 시작했던 초창기의 기억이다.

Q. 커리어에서 가장 기억에 남는 순간을 꼽는다면?

가장 가슴 뛰었던 순간 중 하나는 초창기에 주요 고객사가 삼성 메모리 제품을 채택하기로 결정했을 때였습니다. 당시만 해도 삼성은 D램 공급사로서 입지를 구축해 나가던 시기였기 때문에 그 결정은 팀의 모든 구성원들에게 큰 의미가 있었습니다.

그 일을 계기로 삼성이 D램 공급사로 본격적으로 자리 잡기 시작했고, 시장 점유율도 조금씩 높여갈 수 있었습니다. 1998년에서 1999년 무렵이었으니 벌써 28년 전의 일이네요.

다음 세대를 향한 조언: 기술의 답은 결국 고객에게 있다

마지막으로 Mian 상무는 앞으로 반도체 산업을 이끌어갈 다음 세대에게 자신의 경험에서 나온 조언을 전했다.

Q. 반도체 산업의 다음 세대에게 전하고 싶은 말이 있다면?

먼저 기술의 기본기를 탄탄하게 갖추라고 말하고 싶습니다. 사고는 유연하게 하되 고객의 목소리에는 항상 귀를 기울여야 합니다. 주요 고객사와 긴밀한 관계를 구축하는 것도 중요하고, 자신이 다루는 제품의 설계와 기술을 깊이 이해해야 합니다.

무엇보다 우리가 누구를 위해 제품을 만드는지 잊지 않아야 합니다. 제가 생각하는 기술 리더십은 결국 고객의 목소리에 귀 기울이는 데서 시작합니다.

표준을 만든다는 것: 메모리의 다음 미래를 그리다

삼성의 일원으로 이 여정을 함께할 수 있어 영광이었습니다. 앞으로 또 어떤 기회와 도전이 기다리고 있을지 기대됩니다.

Mian 상무는 삼성에서 보낸 30여년 동안 회사와 글로벌 메모리 산업이 겪은 거대한 변화를 함께해 왔다. 삼성에서의 오랜 경험과 JEDEC에서의 리더십을 바탕으로 메모리 생태계가 함께 발전할 수 있는 산업 표준을 만드는 데도 기여해 왔다. 이제 그는 글로벌 메모리 산업의 공통 언어를 만들어 온 여정을 바탕으로, 메모리의 새로운 미래를 향해 나아가고 있다.  

The post 글로벌 메모리 표준의 중심에서 ㅣ FMS 2026 평생 공로상 수상자 Mian Quddus 인터뷰 first appeared on 삼성전자 반도체 뉴스룸.

본격적인 AI 시대를 맞아 세계 메모리 업계의 시선이 미국 산타클라라에 모였다. 8월 4일부터 6일까지 열린 ‘FMS(Future of Memory and Storage) 2026’에서 삼성전자는 AI 시대를 위한 새로운 메모리 아키텍처를 선보였다. 기조연설 무대부터 관람객들로 붐빈 전시 부스, 어워드 수상 현장까지 삼성전자 반도체의 FMS 2026의 주요 순간을 소개한다.

AI 시대, 메모리 기술의 미래를 제시한 기조연설

행사 첫날 기조연설에서 이진엽 Flash개발실 부사장과 김경륜 DRAM개발실 상무는 ‘Driving the Wave of AI Revolution: 3D Innovation in Memory & Storage Architecture’를 주제로 AI 시대를 이끌 메모리 기술의 방향성을 소개했다. 발표에서는 zHBM, zNAND-O와 함께 업계 최초의 V10 BV(Bonding Vertical)‑NAND가 공개되며 참석자들의 관심을 모았다.

메모리의 미래가 눈 앞에 펼쳐지다, 이목이 집중된 삼성전자 전시관

삼성전자 부스는 행사 시작과 함께 관람객들의 발길이 이어졌다. 약 20평 규모의 전시 공간은 ▲하이라이트 ▲Cloud AI ▲Edge AI 존으로 구성됐으며, D램부터 낸드, 기업용 스토리지까지 약 30개의 메모리·스토리지 제품을 한자리에 선보였다.

차세대 3D 메모리 전격 공개, zHBM과 zNAND-O

하이라이트 존 에서는 업계 최초로 공개된 zHBM, zNAND-O 목업이 관람객들의 시선을 모았다. 각 전시 존에서 삼성전자 직원들은 제품의 구조와 적용 분야를 설명했고, 관람객과 업계 관계자들은 제품의 구조와 데이터 이동 방식, 향후 적용 가능성 등에 대한 질문을 이어갔다.

AI 데이터센터 핵심 기술, V10 BV-NAND부터 HBM5까지

Cloud AI 존에서는 역시 업계 최초로 공개된 ‘V10 BV-NAND’가 관람객들을 맞았다. BV-NAND의 셀, 주변 회로를 포함해, 400단 이상의 초고적층을 구현한 칩 내 구조를 보여주는 목업과 영상이 함께 마련되어 기술의 특징을 보다 직관적으로 확인할 수 있었다.

또한, HBM4E가 적용된 차세대 AI 플랫폼과 웨이퍼도 전시됐다. 신규 열관리 기술 히트 패스 블록(HPB, Heat Path Block)이 적용된 HBM5 는 웨이퍼와 칩, 제품 구조를 한눈에 비교할 수 있도록 목업과 영상을 함께 구성해 관람객들의 이해를 높였다.

메모리 자체가 AI 엔진이 되다, LPDDR5X-PIM의 등장

Edge AI 존에서 가장 관심을 받은 제품은 LPDDR5X-PIM이었다. 메모리 내부에서 일부 연산을 수행하는 PIM(Processing-In-Memory) 기술을 적용해 AI 연산 효율을 높이는 제품으로, AI 데이터 이동을 줄이는 새로운 접근 방식이라는 점에서 업계 관계자들의 관심이 집중됐다.

한 글로벌 AI 서버 기업 관계자는 “메모리 자체가 데이터를 저장하는 역할을 넘어 연산 효율까지 높이는 방향으로 진화하고 있다는 점이 인상적이었다.”고 말했다.

또 다른 관람객은 “zHBM과 LPDDR5X-PIM은 서로 다른 접근 방식이지만, 모두 AI 시스템의 병목 현상을 줄이기 위한 기술이라는 점이 흥미로웠다”며 전시를 둘러본 소감을 전했다.

FMS Best of Show Award 수상으로 확인한 기술 경쟁력

행사 첫날 저녁에 열린 FMS Award 시상식에서는 삼성전자의 기술력이 다시 한번 주목받았다. 삼성전자는 V10 BV‑NAND와 LPDDR5X‑PIM으로 FMS Best of Show Award를 수상했으며, 이진엽 Flash개발실 부사장과 김경륜 DRAM개발실 상무가 각각 대표로 수상했다. 시상식 이후, 수상 제품 전시 공간에는 관람객들의 발길이 이어졌고, 연구원들과의 질의응답도 활발하게 진행됐다.

AI 시대 메모리 혁신을 향한 삼성전자의 여정

이번 FMS 2026에서 삼성전자는 신제품 공개를 넘어 AI 시대 메모리 기술이 나아갈 방향을 제시했다. 기조연설, 전시, 어워드 수상을 통해 AI 데이터센터 인프라부터 Edge AI까지 아우르는 차세대 메모리 전략을 공유했으며, 행사장은 고객과 업계 관계자가 미래 컴퓨팅 환경을 함께 논의하는 소통의 장이 됐다. 삼성전자는 앞으로도 메모리와 파운드리, 첨단 패키징 역량을 바탕으로 고객과 함께 AI 시대에 필요한 반도체 혁신을 이어나갈 계획이다.

The post 3D 메모리로 그린 AI의 미래…삼성전자 FMS 2026 참가 현장 스케치 first appeared on 삼성전자 반도체 뉴스룸.

AI가 다뤄야 하는 데이터가 급격히 늘어나면서 AI 시스템의 성능을 결정하는 요소도 변화하고 있다. 이제는 프로세서의 연산 성능뿐 아니라 방대한 데이터를 얼마나 효율적으로 저장하고, 필요한 데이터를 AI 가속기에 얼마나 빠르고 안정적으로 전달할 수 있는지가 AI 인프라의 핵심 경쟁력으로 떠오르고 있다.

이러한 변화에 대응하기 위해서는 단순히 메모리의 속도와 용량을 높이는 것만으로는 충분하지 않다. 메모리와 프로세서를 연결하는 구조부터 메모리 칩을 적층하는 방식, 데이터를 저장하는 셀 구조까지 메모리 아키텍처 전반을 새롭게 설계해야 한다.

삼성전자가 FMS 2026에서 공개한 zHBM, zNAND-O, V10 BV-NAND는 이러한 요구에 대응하기 위해 제안한 차세대 3D 메모리 기술이다. 각각의 기술은 AI 데이터센터와 온디바이스 AI 환경에서 발생하는 다양한 병목 현상을 해결하고, 더 높은 성능과 전력 효율을 구현하기 위한 새로운 방향을 제시한다.

AI 성능을 좌우하는 것은 연산만이 아니다… 데이터를 더 가까이 전달하는 ‘zHBM’

AI 반도체의 성능은 연산 능력만으로 결정되지 않는다. 아무리 뛰어난 프로세서라도 필요한 데이터를 제때 공급받지 못하면 전체 시스템의 성능은 제한될 수밖에 없다. AI 모델의 규모가 커질수록 메모리와 프로세서 사이에서 오가는 데이터가 급격히 늘어나면서, 두 장치 간 거리를 줄이는 기술의 중요성도 함께 커지고 있다.

삼성전자가 공개한 zHBM은 이러한 문제를 해결하기 위해 기존 HBM과 다른 구조를 제안했다. 기존에는 메모리를 AI 가속기(xPU) 옆에 배치했다면, zHBM은 메모리를 프로세서 상단에 직접 적층하는 구조를 적용했다. 데이터가 이동하는 거리가 짧아지면서 더 높은 대역폭과 향상된 전력 효율을 구현할 수 있는 것이 특징이다.

이를 위해 칩을 더욱 정밀하게 연결하는 하이브리드 구리 본딩(Hybrid Copper Bonding, HCB) 기술과 여러 장의 웨이퍼를 하나처럼 연결하는 멀티 웨이퍼 본딩(Multi-Wafer Bonding) 기술을 적용했다. 이를 통해 신호 전달 속도를 높이는 동시에 열 저항을 줄여 안정적인 구동 환경을 구현하도록 설계했다.

이러한 기술은 앞으로 초거대 AI 모델의 학습과 추론 성능을 높이고, AI 서비스의 응답성을 향상시키는 기반 기술로 활용될 것으로 기대된다.

AI가 기기 안으로 들어오는 시대… 온디바이스 AI를 위한 ‘zNAND-O’

AI 활용 방식도 변화하고 있다. 과거에는 대부분의 AI 연산을 클라우드 서버에서 처리했지만, 최근에는 스마트폰이나 PC와 같은 기기 안에서 AI 기능을 직접 실행하는 온디바이스 AI가 빠르게 확산되고 있다.

온디바이스 AI 환경에서는 제한된 공간 안에서도 높은 성능과 전력 효율을 구현할 수 있는 저장장치가 필요하다.

삼성전자가 공개한 zNAND-O는 이러한 요구를 반영한 차세대 낸드 솔루션이다. 여러 개의 V-낸드 칩을 TSV를 통해 수직 적층하는 3D 패키징 기술을 적용해 높은 저장 밀도와 데이터 로딩 대역폭을 구현하도록 설계됐다.

이를 통해 사용자는 AI 서비스에 필요한 기능을 클라우드 연결 없이 기기 안에서 모두 구현할 수 있다. 고사양 모델 사용 시에도, 데이터를 외부 서버로 보내지 않고 기기 내부에서 처리할 수 있어 개인 정보 보호 측면에서도 장점을 발휘한다.

더 높이 쌓고 더 많이 저장하다… 400단 시대를 연 ‘V10 BV-NAND’

AI 시대에는 저장해야 하는 데이터의 양도 빠르게 증가하고 있다. 같은 크기의 저장장치에서도 더 많은 데이터를 담기 위해서는 메모리 셀을 더욱 촘촘하게 쌓는 기술이 필요하다.

삼성전자가 공개한 10세대 V-낸드 ‘V10 BV-NAND’는 400단 이상의 초고적층 구조를 구현하며 이러한 방향성을 제시했다. 메모리 셀을 400층 이상 수직으로 쌓아 동일한 면적에서도 더 많은 데이터를 저장할 수 있도록 한 것이다.

이를 가능하게 한 핵심은 Bonding 구조이다. 기존에는 메모리 셀과 주변 회로를 하나의 웨이퍼에서 함께 제조했지만, V10 BV-NAND는 각각 별도의 웨이퍼에서 제작한 뒤 정밀하게 접합하는 방식을 적용했다. 이를 통해 적층 과정에서 발생할 수 있는 구조적 한계를 줄이고, 전 세대(V9) 대비 약 58% 높은 메모리 집적도를 구현했다. 또한, 주변 회로 제작에 적합한 공정 도입을 통해 동작 상에서의 전력 소비를 최소화하고 성능 향상을 꾀했다.

향후 V10 BV-NAND가 SSD 등 다양한 제품에 적용되면 더 얇고 가벼운 기기에서도 대용량 저장 공간을 제공할 수 있을 것으로 기대된다. 특히, 데이터센터에서는 동일한 공간에 더 많은 데이터를 저장하면서도 전력 소비와 발열을 줄여 운영 효율 향상에도 기여할 수 있다.

AI 시대 메모리의 경쟁력은 ‘더 가깝게, 그리고 수직으로’

이번 FMS 2026에서 삼성전자가 공개한 세 가지 기술은 각각 적용 분야는 다르지만 공통된 방향성을 갖고 있다. 메모리와 프로세서의 거리를 줄여 데이터 이동을 최소화하고, 제한된 공간에서도 저장 용량과 성능을 극대화하기위한 3차원의 Z축을 지향한다는 것이다.

AI 기술이 발전할수록 메모리는 단순한 저장장치를 넘어 컴퓨팅 성능을 결정하는 핵심 요소로 자리 잡고 있다. 삼성전자가 제시한 차세대 3D 메모리 기술은 AI 인프라부터 온디바이스 AI까지 다양한 컴퓨팅 환경에서 요구되는 새로운 메모리 아키텍처의 방향을 보여준다.

앞으로도 삼성전자는 메모리, 파운드리, 첨단 패키징 기술을 바탕으로 제품 설계부터 양산까지 아우르는 통합 역량을 지속적으로 고도화하며, AI 시대에 최적화된 차세대 반도체 기술 개발을 이어갈 계획이다.

The post AI 시대 메모리의 진화, 더 빠르게·더 촘촘하게… 삼성전자, FMS 2026에서 차세대 3D 메모리 비전 공개 first appeared on 삼성전자 반도체 뉴스룸.

인공지능(AI)의 활용이 글로벌 산업 전반으로 확산되고 개인들의 AI 서비스 사용 또한 일상화되면서, 고성능 AI 반도체 수요는 그야말로 폭증하고 있다. AI 시대 가장 주목받고 있는 반도체 솔루션인 HBM(High Bandwidth Memory)이 진화를 거듭하고 있는 가운데, 삼성전자는 올해 2월 세계 최초로 HBM4을 양산 출하하고 5월에는 HBM4E 12단 샘플을 출하하는 등 차별화된 HBM 기술 경쟁력을 입증했다.

HBM의 발전에는 ‘코어 다이(Core die)’를 구성하는 최첨단 D램 기술이 초석이 되지만, 이와 함께 ‘베이스 다이(Base die)’와 패키지 기술도 매우 중요하다. 베이스 다이는 HBM이 프로세서나 가속기와 데이터를 빠르게 주고 받도록 연결하는 역할을 담당한다. 특히 HBM4부터는 베이스 다이에 최첨단 파운드리 공정이 적용되면서 HBM의 성능과 전력 효율을 끌어올리는 핵심 솔루션으로 자리잡고 있다.

삼성전자 반도체 뉴스룸에서는 파운드리사업부 기술개발실장 구자흠 부사장을 만나 HBM4, HBM4E의 성공에 크게 기여한 베이스 다이 기술과 함께 삼성 파운드리의 선단 공정 경쟁력, 그리고 향후 전망에 대해 들어보았다.

HBM에서도 증명된 삼성 파운드리 공정 경쟁력

Q. 삼성전자는 올해 들어 세계 최초 HBM4 양산, HBM4E 샘플 출하 소식을 연이어 전하며 AI 업계의 주목을 받고 있습니다. 이들 HBM 제품의 성공적인 구현에 기여한 베이스 다이와 파운드리 공정에 대해 소개 부탁드립니다.

베이스 다이는 HBM 적층 구조에서 코어 다이 하부에 위치하는 로직 다이로서 GPU, CPU 등 외부 프로세서와 HBM 간 데이터를 연결하는 고속 인터페이스를 담당하는 소자입니다. HBM의 고대역폭·초고속 동작 요구가 계속 높아지면서, HBM4와 HBM4E의 베이스 다이는 기존의 메모리 공정 대신 삼성 파운드리 4나노 4세대 공정을 도입하게 되었습니다. 삼성 파운드리 4나노 4세대 공정은 양산 3년차에 진입했고 성능과 양산 수율이 충분히 검증된, 높은 경쟁력을 갖춘 공정입니다.

Q. HBM4와 HBM4E에 적용된 베이스 다이 기술의 차이는 무엇인가요?

삼성 파운드리 4나노 공정은 설계 목적에 따라 면적과 성능을 최적화할 수 있도록 두 종류의 게이트 피치^* 옵션을 제공하고 있습니다. 여기에 속도와 누설 전류의 균형을 맞출 수 있도록 다양한 임계 전압(Vth)^* 옵션도 제공하고 있습니다. 한 마디로 검증된 양산 공정이면서, 제품 요구 조건에 맞춰 속도와 면적을 자유롭게 조절할 수 있도록 유연한 설계 선택지를 제공하는 것이 삼성 파운드리 4나노 공정의 핵심 경쟁력입니다.

* 게이트 피치(Gate Pitch): 트랜지스터의 게이트 사이 간격을 의미하며, 공정의 미세화 정도를 가늠하는 지표
* 임계 전압(Vth; Threshold voltage): 트랜지스터에서 채널에 전류가 흐르기 시작하는 최소 전압 값

이러한 4나노 공정의 유연한 설계 옵션을 바탕으로 HBM4E의 베이스 다이에는 고집적 소자와 초고성능 소자를 적용하여 14Gbps 이상 고속 동작이 가능하게 했습니다. 또한 금속 배선 층(Metal Layer)을 더 효율적으로 배치해 전력 소모를 줄이고 방열 경로도 최적화했습니다.

Q. 삼성전자는 메모리와 로직 설계, 파운드리 기술까지 모두 보유하고 있는 종합 반도체 회사인데요, HBM의 구현에 있어서는 어떠한 이점이 있을지요?

HBM은 코어 다이와 베이스 다이를 쌓아 패키징하는 제품입니다. 삼성전자 HBM은 코어 다이는 메모리에서, 베이스 다이는 파운드리에서 각각 제조한 후 TSP에서 패키징하여 완제품을 만드는 턴키(Turn-key) 솔루션 제품입니다. 즉 설계, 제조, 패키징을 모두 삼성전자가 합니다. 이 때문에 설계 단계에서부터 메모리·파운드리·TSP 조직들이 협업하여 속도, 전력, 발열 및 수율에 유리하게 설계를 최적화할 수 있고 양산 제품을 완성하는 시간을 단축할 수 있습니다. 비용 관점에서도 매우 유리합니다.

Q. 향후 HBM5를 비롯한 차세대 HBM 제품의 베이스 다이에도 파운드리 공정이 계속 활용될텐데요. AI의 발전에 따라 어떠한 기술이 적용될까요?

HBM5는 직전 세대인 HBM4E보다도 동작 속도를 약 50% 이상 향상해야 할 것으로 예상됩니다. 그래서, 베이스 다이에는 동작 속도는 물론 전력 효율 관점에서도 큰 폭의 개선을 이끌어낼 수 있는 최선단 공정을 준비하고 있습니다. 업계 요구에 대응하기 위해 HBM5의 베이스 다이는 GAA 구조를 사용하는 2나노 공정을 적용하고 더욱 높은 집적도의 TSV를 구현할 예정입니다.

Q. 처음으로 HBM 베이스 다이에 파운드리 공정을 도입하는 과정이 쉽지 않았을 것 같은데요. 특히 기억에 남는 점은 어떤 것인지요?

모바일 제품을 위한 공정 개발과 달리 HBM의 베이스 다이는 첫 도전이었기 때문에 기존에 경험해보지 못한 수준의 패턴 집적도 편차에 대응해야 했습니다. 따라서 초기 공정 셋업 단계에서 철저한 사전 준비가 필요했습니다. 이에 전 부문 차원의 TF를 구성하고 빈틈이 없도록 체크리스트를 만들어 운영하고 협력함으로써 신속하게 이슈를 풀어낼 수 있었습니다.

뿐만 아니라 후속 HBM 제품에도 적용할 수 있는 새로운 공정 셋업 절차와 기준도 마련했습니다. 그 결과로 HBM4 베이스 다이는 첫번째 샘플부터 성능과 수율 목표를 모두 달성할 수 있었고, 이 모든 과정이 불과 3개월여 만에 일사불란하게 진행되었습니다. 이는 우리가 만들어 낸 최고의 성공 사례였고, 이 순간이 가장 기억에 남습니다.

선단 공정 경쟁력과 시장 다각화로 열어갈 미래

Q. 삼성 파운드리의 주력 분야에 대한 독자들의 관심도 높습니다. 선단 공정 경쟁력과 향후 전망에 대해서도 말씀해주실 수 있을지요?

AI 반도체 시장의 성장과 함께 파운드리 선단 공정에 대한 수요도 지속 확대되고 있습니다. 삼성 파운드리는 선단 공정 기술 경쟁력을 강화하며 글로벌 고객의 수요에 적극 대응하고 있습니다. 세계 최초 GAA 공정을 적용한 3나노 공정 양산에 이어, 작년 하반기에는 2나노 1세대 공정 양산을 시작했습니다. 올해 하반기에는 수율과 성능을 개선한 2나노 2세대 공정 기반의 모바일향 신제품 양산을 시작할 예정입니다.

삼성 파운드리 선단 공정에 대한 수요는 모바일 외 영역에서도 확대되고 있습니다. 작년에는 전장향 테슬라 2나노 제품을 수주하면서 공정 경쟁력을 입증했고, 이를 기점으로 다수의 AI/HPC, CSP(Cloud Service Provider) 대형 고객사들로부터 수주가 이어지고 있습니다. 또한 4나노 공정도 다년 간의 양산 경험과 개선을 통해 안정적인 수율과 성능 경쟁력을 확보했습니다. 특히 HBM4 베이스 다이와 미국 AI 업체의 AI/HPC향 LPU 신제품에 적용되면서, 우수한 성능과 공정 완성도를 인정받아 수요를 견인하고 있습니다. 삼성 파운드리는 앞으로도 선단 공정의 탄탄한 기술 경쟁력을 바탕으로 시장 점유율을 지속 확대해 나갈 계획입니다.

Q. 향후 고객들의 요구사항이 더욱 다양해질 것으로 예상되는데요. 이러한 도전에 어떻게 대응해 나갈 계획인지도 궁금합니다.

앞서 말씀드린 바와 같이 고객 수요 다변화에 맞춰 기존의 모바일 중심에서 AI/HPC, 오토모티브, 로보틱스 등으로 응용처를 확대하고 있으며, 각 응용 분야별 특성과 고객 요구를 반영해 공정 기술과 설계 인프라를 지속 강화하고 있습니다.

AI/HPC 분야에서는 성능과 전력 효율 향상을 위해 패키지 기술과 고대역폭 메모리 기술의 중요성이 커짐에 따라 Advanced PKG, HBM과 연계한 원스톱 솔루션을 제공하고 있습니다. 데이터센터 영역에서는 고대역·저전력 데이터 전송에 대한 요구가 증가함에 따라 실리콘 포토닉스 수요가 커지고 있습니다. 이에 따라 삼성 파운드리는 PO(Pluggable Optics)^* 사업에 이미 진입하였으며, 선단 공정과 3D 패키징 기술을 활용한 CPO(Co-Packaged Optics)^* 사업을 위한 기반 기술도 개발 중입니다. 오토모티브, 로보틱스 분야에서도 고객들과 기술 협력을 확대하고 있으며, eMRAM, mmWave, RF 등 스페셜티 공정 경쟁력도 지속 강화하고 있습니다. 이처럼 다양한 고객의 요구를 충족할 수 있도록 최적의 공정 솔루션들을 제공해 나갈 계획입니다.

* PO(Pluggable Optics), CPO(Co-Packaged Optics): 전기 신호를 광신호로 변환하여 데이터를 전송하는 반도체 기술

Q. 마지막으로, AI 산업의 급격한 성장이 이뤄지고 있는 가운데 삼성 파운드리 공정이 차세대HBM 기술 발전에 있어 어떠한 역할을 하게 될지도 말씀해주시면 감사하겠습니다.

AI 산업 발전에 발맞춰 고성능 저전력 시스템 수요가 확대되면서 HBM 성능에 대한 요구가 예상보다 훨씬 더 빠르게 증가하고 있으며, 파운드리 선단 공정의 중요성도 확대되고 있습니다. 이에 대응하기 위해, 4나노 기반 HBM4 베이스 다이에서 얻은 경험과 기술 경쟁력을 바탕으로 HBM5에서도 2나노 공정을 선제 도입하고 기술 리더십을 확고히 할 것입니다.

AI 산업의 탄생과 성장에는 반도체 기술이 함께하고 있다. 또한, AI 시대 가장 중요한 메모리 솔루션인 HBM의 성능 발전에는 파운드리 기술이 뒷받침되고 있다. 삼성전자는 검증된 파운드리 기술 경쟁력을 바탕으로 모바일, HBM은 물론 전장, AI/HPC, 로보틱스 등 다양한 분야로 고객과의 협력을 확장하며 반도체 생태계를 더욱 강하게 이끌어 나갈 것이다. AI 혁신을 열어나갈 삼성 파운드리의 행보를 기대해 보자.

The post HBM 성공의 또 다른 주역, 삼성 파운드리가 열어갈 AI 혁신 first appeared on 삼성전자 반도체 뉴스룸.

최근 삼성전자 반도체 파운드리사업부 기술개발실 최정민 PL은 4나노 초저전력 공정 기술 개발 성과를 인정받아 수상의 영예를 안았다. 오랜 기간 메모리와 파운드리 분야에서 두루 근무하며 쌓은 연구 역량과 경험을 바탕으로 기술 혁신을 이끈 파운드리사업부 최정민 PL의 이야기를 삼성전자 반도체 뉴스룸이 담아왔다.

전력 소모를 줄이는 기술이 핵심 경쟁력이 되다! 4나노 초저전력 공정 기술

대한민국 엔지니어상은 과학기술정보통신부가 주최하고 한국산업기술진흥협회가 주관하는 우수 공학자 포상 제도이다. 지난 3월, 삼성전자 반도체 파운드리사업부 최정민 님은 3차원 구조 트랜지스터(FinFET) 기반의 4나노 초저전력 반도체 공정 개발 성과를 인정받아 이 상을 수상했다.

최근 AI 기술의 확산으로 전력 수요가 크게 늘어나면서, 반도체 전력 소모는 더욱 핵심적인 화두로 떠오르고 있다. 각각의 반도체가 소비하는 전력은 전하를 저장하는 양(Capacitance, 정전용량)에 비례하는데, 이 정전용량을 줄여야 반도체가 소모하는 전력을 줄일 수 있다. 최정민 님의 연구는 여기에서 출발했다.

*Dynamic Power[P]: 반도체가 소모하는 전력
*C(Capacitance): 커패시터의 전하 저장량

그는 반도체 칩을 구성하는 3차원 구조 트랜지스터(FinFET)의 높이를 낮추고, 소자 내 컨택(Contact) 폭을 줄여 정전용량(C)를 낮추는 데 집중했다. 소자 내 컨택 사이즈가 작아질수록 전하를 저장하는 양이 줄어들고, 그만큼 불필요한 전력 소모도 줄일 수 있기 때문이다.

최정민 님은 다양한 컨택 구조의 공정 및 디자인(Layout)을 최적화했고 그 결과로 전력 소모는 줄이면서도 성능의 개선을 이뤄낼 수 있었다. 이렇게 개발된 기술은 양산 제품에 적용돼 좋은 성과로 이어졌다.

4나노 초저전력 공정 기술을 선제적으로 도입해 HBM4 베이스 다이 개발 및 양산화에 기여했습니다. HBM 베이스 다이는 적층된 D램을 GPU/AI 가속기 등과 연결해 데이터와 전원, 제어 신호 등을 효율적으로 관리하는 칩인데요. 4나노 초저전력 고성능 기술을 통해 데이터 처리 속도를 높일 수 있었습니다.

커리어부터 시행착오, 업무 습관까지! 지난 여정을 되돌아보다

새로운 공정 기술을 제품에 적용해 완성도를 높이기까지 많은 엔지니어들의 현장 경험과 팀워크가 바탕이 됐다. 최정민 님은 2001년 삼성전자 반도체에 입사해 올해로 26년 차를 맞은 엔지니어로, 현재 FEOL* Module 리더로서 저전력·고성능 공정 기술의 최전선을 이끌고 있다. 메모리사업부에서 커리어를 시작한 그는 현재의 파운드리사업부에 이르기까지 다양한 공정 현장을 거치며 기술 역량과 경험을 쌓아왔다.

* FEOL: Front-End of the Line

2001년 메모리사업부에 입사해 처음 8년간은 High Speed SRAM 제품 개발/양산 업무를 진행했습니다. 이후 2008년 말 파운드리사업부로 이동해 45나노부터 현재의 4나노에 이르기까지 다양한 로직 제품 개발과 양산 업무를 수행해 왔고요. 메모리사업부에서는 체계적인 양산을 경험했고, 파운드리사업부에서는 미래 기술을 대비하고 고객사의 니즈에 맞는 맞춤형 기술들을 함께 경험하고 있습니다. 현장에서 배운 모든 경험들이 좋은 양분이 되었다고 생각합니다.

26년 차 베테랑 엔지니어인 그에게도 4나노 초저전력 공정 기술 개발은 결코 쉽지 않은 과제였다.

초기 개발 단계 과정에서 수차례에 걸쳐 실험을 시도해 봤지만, 원하는 결과가 나오지 않았습니다. 뭔가 잘못됐다 싶었죠. ‘항상 문제는 기본적인 것에서 있다’는 의심으로 압력, 온도, 설비 파워, 가스 유량 등 다양한 요소들을 살피고 계산들을 점검했습니다. 그 결과, 해결의 실마리를 찾을 수 있었습니다.

난제를 마주치면 기본부터 다시 점검해 본다는 그에게는 엔지니어로서 오래된 습관이 존재한다. 바로, ‘1+1=5’ 습관이다.

반도체 공정은 다양한 상호작용을 얼마나 잘 이해하고 있는지가 중요합니다. 반도체의 집적도가 높아지면서 서로 다른 두 개의 공정이 만나면, 5가지 이상의 상호작용이 나타날 수 있기 때문인데요. 그래서 저는 업무 노트에 5가지 이상의 예상 현상을 리스트로 적어보는 습관을 갖고 있습니다. 긍정적인 현상과 부정적인 현상 모두요. 미리 예상해서 검증하는 과정을 거칠수록 업무의 능률이 높아지고, 기술에 대한 이해도 높아질 수 있었습니다.

한편, 최정민 님은 엔지니어 간 팀워크의 중요성도 강조했다.

동료들과 함께 수많은 시행착오와 과정을 겪은 결과, 엔지니어로서 크게 성장할 수 있었습니다. 그래서 이 상은 저 개인의 성과라기보다 함께 고민하고 도전해 온 팀원 모두가 함께 받은 뜻깊은 상이라고 생각합니다. 저 역시 수많은 선배님들께 ‘공정에서는 단 1%의 변화도 치명적인 결과로 이어질 수 있으니, 실험 하나하나의 변수에 항상 집중해야 한다’는 가르침을 받으며 업무를 배웠습니다. 저도 후배들이 기술적인 어려움에 부딪혔을 때 원인을 분석하고 해결의 실마리를 찾아가는 방법을 함께 나눌 수 있는 선배가 되고 싶습니다.

기술 혁신 성과를 함께 만들어 낸 최정민 님의 동료들도 수상 소식을 기뻐하며 소회를 밝혔다.

평소 보여주신 노력과 전문성이 좋은 결과로 이어진 것 같아 뿌듯했어요. 저도 많이 배우고 성장하도록 노력하겠습니다.

파운드리사업부 PA2팀 방지선 님

치열한 현장에서 늘 기술의 본질을 고민하고, 더 높은 완성도를 위해 끊임없이 노력해 오신 결과라고 생각합니다. 뜻깊은 수상을 진심으로 축하드립니다.

파운드리사업부 PA2팀 서명수 님

AI 시대를 선도하는 기술을 만들어 간다는 자긍심

끝으로, 그는 현장에서 끊임없이 도전하며 성장해 나가는 엔지니어 후배들에게 따뜻한 응원의 메시지를 전했다.

AI 시대를 이끄는 핵심에는 반도체 공정 기술이 있다고 생각합니다. 그만큼 이 분야에서 일한다는 것에 큰 자부심을 느낍니다. 삼성전자 반도체의 엔지니어들은 모두 대한민국의 AI 경쟁력을 높이고, 더 나아가 인류의 더 나은 미래를 만드는 의미 있는 일을 하는 분들입니다. 모든 엔지니어들이 자신감과 자부심을 가지고, 건강하고 즐겁게 회사 생활을 이어 가셨으면 좋겠습니다.

현장에서 끊임없이 답을 찾고, 더 나은 기술을 만들어가는 엔지니어의 업을 사랑한다는 최정민 님. 앞으로도 대한민국 반도체 기술의 새로운 가능성을 열어가며 혁신의 역사를 써 내려갈 삼성전자 반도체 엔지니어들의 여정을 기대해본다.

The post HBM4 베이스 다이 경쟁력을 높인 4나노 초저전력 공정, 대한민국 엔지니어상 수상자 인터뷰 first appeared on 삼성전자 반도체 뉴스룸.

이후 SSD는 낸드플래시와 컨트롤러 기술의 발전, 그리고 SATA에서 NVMe로 인터페이스가 진화하는 등의 변화를 거치며 읽기/쓰기 속도가 비약적으로 향상됐고, 디지털 데이터량의 증가에 발맞춰 용량도 GB(Gigabyte) 수준에서 수십 TB(Terabayte)까지 확장됐다. 현재에 이르러서는 인공지능(AI), 특히 대규모 언어모델(LLM)과 딥러닝 기술이 폭발적으로 발전함에 따라, SSD는 이제 AI 플랫폼의 핵심적인 부품이 되었으며, AI 응용이 고도화되며 그 중요성은 더욱 높아지고 있다.

* LLM(Large Language Model): 대량의 데이터를 학습한 대형 AI 모델로, 인간의 언어를 이해해 이미지와 동영상 생성, 번역 등의 작업을 수행

AI 시스템이 요구하는 SSD의 역할은?

오늘날 우리는 생성형 AI를 활용해 손쉽게 사진과 영상 등을 편집, 제작하고 문서 작업이나 코딩 등의 업무를 AI에 일임하기도 한다. 이와 같이 AI 사용이 일상화되면서 사람들이 만들어내는 데이터량은 폭발적으로 증가하고 있다. AI 시스템은 방대한 양의 원시 데이터를 학습하여 AI 모델을 만드는 역할을 수행해야 하고, 또 이렇게 만들어진 AI 모델을 활용하여 사용자의 요청에 따라 실시간으로 대규모의 데이터를 분석하고 인사이트를 도출하는 추론도 해내야 한다. 그렇다면 AI 시스템 내에서 SSD는 구체적으로 어떤 역할을 담당할까?

최적의 AI 플랫폼용 SSD, PM1763

앞서 알아본 SSD의 역할에서 알 수 있듯이, AI용 SSD는 무엇보다도 GPU, CPU 등의 프로세서와 AI 가속기의 연산 속도에 발맞춘 빠른 데이터 처리 성능을 갖춤으로써 데이터 병목을 최소화하고, AI 모델의 학습과 추론 속도를 극대화할 수 있어야 한다. AI 시스템이 처리해야할 데이터량은 계속 폭증하는 가운데, AI 서비스에 있어 응답 속도는 곧 서비스의 품질로 직결되기 때문에 SSD의 역할은 그 어느때보다도 중요하다.

이러한 상황에서 등장한 삼성전자 SSD PM1763은 업계 최고의 성능을 바탕으로 차세대 AI 플랫폼의 핵심 솔루션이 될 것으로 기대된다. 현존하는 SSD 중 가장 빠른 읽기 속도와 컨트롤러 아키텍처 최적화를 통한 효율적인 데이터 처리가 강점이며, 전력 효율도 크게 향상되었다. 여기에 최신 NVMe 2.1 기술 표준을 만족하여 AI 및 가상화 서버 환경에서 데이터를 더욱 스마트하게 관리한다.

PM1763은 업계 최고의 성능을 자랑한다. 최대 용량(E1.S 폼팩터 기준) 제품인 16TB 모델의 경우, 연속 읽기 속도는 최대 초당 28,400MB, 연속 쓰기 속도는 최대 초당 21,900MB에 이르는데 이는 전작 대비 2배 이상 향상된 성능이다. 최근 널리 활용되고 있는 대규모 언어 모델(LLM)이 약 40GB의 크기에 해당되는데, 이를 약 1.4초 만에 전송할 수 있는 속도이다. 또한 PM1763은 전작 대비 전력 효율도 1.8배 이상 향상돼, 데이터센터 운영 비용 절감에도 도움을 줄 수 있다.

PM1763은 4TB, 8TB, 16TB 세 가지 용량으로 제공된다. AI 서버와 데이터센터에서는 처리해야 하는 데이터 규모와 시스템 구성에 따라 요구되는 저장 용량이 달라지는 만큼, 다양한 용량 옵션은 인프라 구성의 유연성을 높이는 요소다. 대규모 AI 모델과 데이터셋을 빠르게 불러오고 처리해야 하는 차세대 AI 플랫폼에서 PM1763은 고속 데이터 처리와 안정적인 스토리지 운영을 지원하는 핵심 솔루션으로 활용될 것으로 기대된다.

PM1763은 차세대 AI 서버에 적용되는 액체 냉각 환경에 최적화된 특성까지 갖췄다. AI 워크로드의 고부하로 인해 많은 열이 발생하는 환경에 대비해 콜드 플레이트를 소자에 직접 부착하는 D2C(Direct-to-Chip) 냉각 방식을 활용함으로써 장시간 안정적으로 최고 성능을 유지할 수 있다.

AI 응용에 있어 날로 더 중요해지고 있는 보안성 측면에 있어서도 한층 강화된 솔루션을 제공한다. 미래의 양자 컴퓨터 해킹 공격으로부터 데이터를 안전하게 지키는 양자 내성 암호(PQC) 알고리즘을 탑재했으며, 가상화 환경 내 데이터 전송 통로를 보호하는 TDISP 기술을 통해 안정성을 극대화했다.

업계에서 최고로 인정받은 AI용 스토리지 솔루션, PM1763

PM1763 SSD는 뛰어난 기술을 바탕으로, 세계 최대 규모의 글로벌 메모리 및 스토리지 기술 전시회인 ‘FMS 2025’에서 ‘Most Innovative Memory Technology(최고 혁신 메모리 기술)’ 부문 Best of Show를 수상한 바 있다. AI 인프라 혁신을 앞당길 고성능 엔터프라이즈 스토리지로서 기술 경쟁력을 인정받은 것이다.

삼성전자 반도체는 메모리 기술을 이끌어나가는 글로벌 리더로서, 앞으로도 PM1763를 비롯해 업계를 선도할 차세대 메모리·스토리지 솔루션을 계속해서 시장에 선보이며 AI 인프라 혁신에 기여할 계획이다.

The post [인포그래픽] 차세대 AI 플랫폼의 핵심 솔루션, 삼성전자 SSD PM1763 first appeared on 삼성전자 반도체 뉴스룸.

AI, 스마트폰, 자동차의 두뇌 역할을 하는 첨단 SoC(System on Chip, 하나의 칩에 여러 기능을 집약한 시스템반도체)는 한 회사 혼자만의 힘으로는 만들 수 없다. 칩을 설계하는 팹리스(Fabless, 생산 설비 없이 설계만 전담하는 기업)와 설계 도구를 공급하는 EDA(Electronic Design Automation, 반도체 설계자동화 소프트웨어) 기업, 다양한 설계자산(IP)을 제공하는 파트너, 그리고 이를 실제 반도체로 만들어내는 파운드리까지—수많은 기업들이 긴밀히 협력해야 비로소 하나의 시스템반도체가 완성된다.

삼성전자 파운드리사업부는 ‘세이프(SAFE, Samsung Advanced Foundry Ecosystem)’ 플랫폼을 통해 이러한 연결 고리의 구심점 역할을 하며, 파운드리 생태계를 키워 나가고 있다.

SAFE란 무엇인가: 설계부터 출하까지 연결하는 에코시스템

SAFE는 반도체 설계부터 최종 생산까지, 각 단계에 필요한 다양한 기술과 고객·파트너를 하나의 생태계로 연결하는 프로그램이다.

팹리스 고객이 “칩을 만들고 싶다”는 아이디어를 가져오면, IP 선택부터 설계 툴 검증, 시제품 제작, 패키징, 테스트까지—SAFE 생태계 안에서 모든 단계의 파트너를 찾을 수 있는 구조다. 현재 SAFE는 여섯 가지 얼라이언스로 구성되어 있다.

SAFE 6대 얼라이언스: 각 영역의 전문가들이 한 지붕 아래

① IP 얼라이언스(설계 자산) — 검증된 설계 자산의 공급

건축 현장에서 미리 만들어진 자재를 가져다 쓰면 공사 기간이 줄어들듯, 칩을 설계할 때도 이미 검증된 회로 블록을 가져다 쓰면 개발 기간과 위험을 크게 줄일 수 있다. IP 얼라이언스는 바로 이 ‘검증된 설계 자재’를 공급하는 역할을 맡는다.

USB 인터페이스, 메모리 컨트롤러, CPU 코어처럼 모바일·HPC(High Performance Computing, 고성능 컴퓨팅)·AI·자동차 등 다양한 분야의 칩에 반복적으로 쓰이는 고품질 설계 블록을 제공함으로써, 팹리스가 매번 처음부터 회로를 새로 설계하지 않아도 되도록 돕는다. IP 파트너 수는 삼성전자 파운드리사업부 출범 후 50개사 이상으로 확대됐고, 보유 IP는 약 5,300개에 달한다.

② EDA 얼라이언스(설계 도구) — 설계 툴의 공정 최적화

아무리 좋은 설계도가 있어도 그것을 그려내는 도구가 삼성의 생산 공정과 맞지 않으면 무용지물이다. EDA 얼라이언스는 칩 설계에 쓰이는 소프트웨어 도구가 삼성의 공정 요구 사항에 정확히 들어맞도록 ‘검증하고 보증하는’ 역할을 한다.

최고 수준의 EDA 기업들과 협력해 칩 설계 검증을 위한 인증된 툴과 방법론을 제공하며, 자체 인증 프로그램인 SAFE QEDA를 통해 도구가 삼성의 엄격한 공정 요구 사항을 충족하는지 점검한다. 이를 통해 고객이 새로운 기술을 채택할 때 발생할 수 있는 설계 오류 위험을 최소화하고, 안정적인 생산을 돕는다.

③ 클라우드 얼라이언스(설계 환경) — 온디맨드 설계 환경의 구현

값비싼 설계 인프라를 직접 구축하지 않아도, 인터넷만 연결되면 언제 어디서든 삼성의 설계 환경에 접속할 수 있게 해주는 것이 클라우드 얼라이언스의 역할이다.

클라우드 서비스 업체 및 EDA 기업과의 협력을 통해 삼성 파운드리의 설계 환경을 안전하게 이용할 수 있도록 지원한다. 팹리스 기업은 물리적 인프라 구축 부담 없이 클라우드를 통해 삼성의 설계 키트와 환경을 바로 사용할 수 있어, 개발 기간을 단축하고 협업 효율을 높일 수 있다.

④ 디자인 서비스 얼라이언스(DSA) (설계 지원) — 설계 경험이 많지 않은 기업을 위한 전담 파트너

아이디어는 있지만 직접 설계할 인력이나 경험이 부족한 팹리스 기업에게, 설계 전 과정을 함께 진행해줄 ‘동반자’를 연결해 주는 것이 이 얼라이언스의 역할이다.

삼성 파운드리는 디자인솔루션 파트너(DSP)와 가상설계 파트너(VDP) 분야 업체들과 협력해, 설계 최적화부터 검증, 테이프아웃(Tape-out, 설계 데이터를 최종 확정해 생산에 넘기는 단계)까지 처음부터 끝까지 이어지는 설계 서비스를 제공한다. 가온칩스, 에이디테크놀로지, 코아시아 등 국내 주요 디자인 하우스들이 삼성의 DSP로 활동하며 국내 팹리스의 설계를 지원하고 있다.

⑤ MDI 얼라이언스(첨단 패키징) — 여러 개의 칩을 하나처럼 연결하는 첨단 패키징

하나의 칩에 모든 기능을 욱여넣는 대신, 메모리·연산·통신 등 서로 다른 기능을 가진 여러 개의 작은 칩을 마치 레고 블록처럼 한 패키지 안에 모아 붙이는 방식이 최근 AI·HPC 반도체의 대세로 떠오르고 있다. 칩 하나로는 한계가 있는 성능과 전력 효율을 여러 칩의 조합으로 끌어올릴 수 있기 때문이다. MDI(Multi-Die Integration) 얼라이언스는 이렇게 여러 칩을 하나처럼 연결하고 묶어주는 ‘조립 설계자’ 역할을 맡는다.

이때 칩들을 평면으로 나란히 배치해 연결하는 방식을 2.5D 패키징, 칩을 층층이 쌓아 연결하는 방식을 3D 패키징이라 부른다. MDI 얼라이언스는 EDA·IP·DSP·OSAT 등 다양한 파트너와 협력해 이 2.5D·3D 패키징 기술을 최적화하고, 설계 단계부터 패키징까지 이어지는 통합 솔루션을 한 번에 제공한다.

⑥ OSAT 얼라이언스(조립∙테스트) — 조립과 테스트까지 원스톱으로

웨이퍼 위에서 칩 생산이 끝났다고 해서 제품이 완성되는 것은 아니다. 이를 낱개로 잘라 포장하고, 정상 작동하는지 검사하는 후공정이 남아 있다. OSAT(Outsourced Semiconductor Assembly and Test, 외주 반도체 조립 및 테스트) 얼라이언스는 이 마지막 관문인 조립과 테스트를 한 번에 책임지는 역할을 한다.

업계를 선도하는 OSAT 기업들과 협력해 조립과 테스트 과정을 통합 운영함으로써, HPC·모바일·자동차 등 다양한 응용처에 최적화된 고급 2.5D·3D 패키징 제품의 출시 기간을 단축하도록 지원한다.

파트너사 지원 프로그램: 생태계를 움직이는 삼성의 실질적 기여

에코시스템은 구조만으로 작동하지 않는다. 삼성 파운드리는 생태계 파트너와 국내 팹리스 기업이 실질적으로 성장할 수 있도록 다양한 지원 프로그램을 운영하고 있다. 아래 네 가지 프로그램은 순서대로 거쳐야 하는 단계가 아니라, 기업이 처한 상황과 필요에 따라 선택적으로, 또는 동시에 활용할 수 있는 독립적인 지원책이다.

MPW 셔틀 프로그램 — 시제품 개발 비용의 장벽을 낮추다

신생 팹리스에게 가장 큰 진입 장벽 중 하나는 시제품 제작 비용이다. MPW(Multi Project Wafer) 서비스는 하나의 웨이퍼에 여러 기업의 설계를 함께 배치해 마스크 비용을 나눠 부담하게 함으로써, 팹리스 고객이 새로운 아이디어를 보다 적은 비용으로 안전하게 검증할 수 있는 기회를 제공한다. 삼성 파운드리는 이 서비스를 꾸준히 확대하며 최첨단 공정을 중소 팹리스도 시도해볼 수 있는 환경을 마련해 왔다.

DSP 협력 — 설계 역량의 공백을 메우는 파트너십

아이디어는 있지만 고급 공정 설계 경험이 부족한 팹리스에게는 디자인 하우스, 즉 DSP와의 협력이 핵심 지원책이 된다. 삼성 파운드리는 EDA·IP·DSP 파트너와 협력해 공정 지원, 설계 키트, IP 제공, 설계 협력 등을 국내 팹리스에게 제공하고 있다. 수요기업이 원하는 제품을 팹리스가 만들고, 이를 삼성 파운드리가 생산해 시장에 공급하는 선순환 구조를 만드는 것이 목표다.

M.AX 얼라이언스 — 국내 AI 반도체 생태계를 위한 공동 협력체

M.AX 얼라이언스(Manufacturing AI Transformation)는 수요기업, 팹리스, 파운드리, 반도체 IP 기업, 반도체산업협회, KEIT(한국산업기술기획평가원) 등 업계 관계자가 한자리에 모여 국산 AI 반도체 확보 전략을 논의하는 협력체다. ‘반도체 제조지원 TF’ 업무협약 체결과 K-온디바이스 AI 반도체 기술개발 사업 등을 공동 추진하고 있다.

정부 과제 연계 — K-CHIPS와 모두의 챌린지 팹리스

삼성 파운드리는 정부 주도 반도체 지원 정책과도 적극 연계하고 있다. 중소벤처기업부가 주관하는 ‘모두의 챌린지 팹리스’ 프로그램에는 삼성전자가 파운드리 파트너로 참여해, 창업 10년 이내의 유망 팹리스 스타트업에게 MPW 이용 기회와 최대 2억 원의 비용 지원을 제공하고 있다. 국내 반도체 산업 경쟁력 강화를 위한 정부 지원 체계인 K-CHIPS(Korea Chips Act) 아래 진행되는 이러한 연계는, 국가 차원의 시스템반도체 육성 의지와 삼성의 생태계 전략이 맞닿는 지점이다.

삼성 파운드리가 그리는 선순환 구조

삼성전자는 “수요기업이 요구하는 제품을 팹리스가 개발하고, 이를 삼성이 양산해 최종 고객에게 공급하면, 수요기업뿐 아니라 삼성 파운드리와 파트너사 모두가 함께 성장하는 선순환 구조를 만들 수 있다”는 비전을 제시하고 있다.

SAFE는 그 비전을 구현하기 위한 인프라다. IP·EDA·클라우드·디자인 서비스·MDI·OSAT, 여섯 개 얼라이언스가 칩 설계의 첫 단계부터 마지막 패키징까지 각자의 역할로 연결되고, MPW 셔틀과 DSP 협력, M.AX 얼라이언스, 정부 과제 연계 등이 이 생태계에 실질적인 동력을 공급한다.

국내 시스템반도체 산업의 저변이 얼마나 두터워지느냐는, 이 연결망이 얼마나 촘촘해지느냐에 달려 있다. 삼성 파운드리의 SAFE는 그 중심에서 플레이어들을 이어주는 핵심 연결고리 역할을 계속해 나갈 것이다.

The post [인포그래픽] 첨단 반도체 생산을 위한 팀플레이, 삼성 파운드리가 구축한 시스템반도체 생태계 ‘SAFE™’ first appeared on 삼성전자 반도체 뉴스룸.

최근 스마트폰 트렌드의 중심에는 온디바이스 AI(On-device AI)가 있다. 인터넷을 통해 클라우드 서버에 연결하지 않아도 단말기 자체에서 AI를 활용해 실시간 통역, 사진 편집 등의 작업을 수행한다. 이러한 AI 기능을 구현하려면 엄청난 양의 데이터를 디바이스 자체에서 처리할 수 있어야 하며, 이를 위해서는 UFS, AP(NPU), RAM 등 여러 반도체의 역할이 필수적이다.

이 중에서도 UFS는 고화질 4K, 8K 동영상이나 이미지 데이터, 각종 앱을 보관하는 스토리지로서의 역할뿐 아니라, 온디바이스 AI가 구현될 수 있도록 AI 모델과 데이터 등을 빠르게 RAM으로 전달해 AP가 AI 연산을 수행할 수 있도록 돕는 역할을 한다.

UFS 2.0을 시작으로 본격 상용화된 삼성전자 UFS 메모리는 10년 이상의 기간 동안 각종 모바일 기기에 탑재되며 사용자의 소중한 데이터를 보관하는 저장장치로 활용돼 왔으며, UFS 5.0에 이르러서는 10.8GB/s의 데이터 전송 대역폭을 바탕으로 온디바이스 AI 시대에 최적화된 솔루션을 제공하게 됐다. UFS 5.0에 이르기까지 삼성전자 UFS 제품의 세대별 성능 변화와 주요 특징을 인포그래픽을 통해 알아보자.

온디바이스 AI는 클라우드 서버에 의존하지 않고 스마트폰과 같은 엣지 디바이스 내부에서 직접 AI 모델을 실행하는 방식이다. 이를 구현하는 과정에서 UFS를 비롯한 여러 반도체가 담당하는 역할을 간단한 사례를 통해 알아보자.

스마트폰 사용자가 AI를 활용해 고화질 영상을 편집한다고 가정해 보자.

① 사용자가 AI 기능을 실행하면 AP(Application Processor)는 필요한 AI 모델(LLM; Large Language Model, 대용량 언어 모델)과 영상 데이터를 읽어오도록 UFS에 명령한다.

② UFS는 AI 모델과 데이터를 임시 저장장치인 RAM으로 로딩한다.

③ AP는 RAM에 로딩된 AI 모델과 데이터를 활용해 AI 연산을 수행하여 편집 작업을 완료한다.

위의 ②번 과정에서 UFS는 AI 모델과 원본 영상 데이터를 빠르게 읽어 RAM에 전달해야 한다. UFS 5.0 메모리의 대역폭은 10.8GB/s으로, 4K UHD급 초고화질 영상 파일(수십 GB 용량)을 수 초 내에 RAM에 불러들일 수 있기 때문에 사용자는 빠르게 AI 작업을 완료할 수 있다.

이상으로 UFS 메모리의 세대별 성능 변화와 주요 특징, 그리고 온디바이스 AI 구동 사례를 간단히 알아보았다. 삼성전자 반도체는 UFS 5.0 메모리를 비롯해, 날로 확대되고 있는 AI 시장의 요구를 만족시킬 수 있는 첨단 메모리 솔루션을 계속해서 선보일 계획이다.

The post [인포그래픽] 온디바이스 AI 구현할 최적의 솔루션 UFS 5.0 메모리 first appeared on 삼성전자 반도체 뉴스룸.

2026 VLSI Symposium 제출 논문 1,000편 이상 중 최고 평가 받아 Best Paper 선정

삼성전자 반도체연구소 Logic TD팀이 2026 VLSI Symposium에서 게이트 피치^[1] 42nm 수준의 3D Stacked FET(3차원 적층 전계효과 트랜지스터^[2]) 구조를 세계 최초로 구현했다고 발표했다. 해당 논문은 2026 VLSI Symposium Best Paper로 선정됐으며, 업계에서 물리적 한계로 여겨온 수평 방향 집적도(단위 면적 안에 얼마나 많은 트랜지스터를 넣을 수 있는지를 나타내는 지표) 제약에 대한 구조적 돌파구로 주목받고 있다.

V-NAND, HBM의 흐름이 Logic으로

3D 적층 구조는 메모리 반도체에서 먼저 도입된 개념이다. 낸드 플래시에서는 V-NAND가, D램에서는 HBM이 수직 적층 기술을 통해 면적 한계를 돌파한 대표 사례다. 연구팀은 이번 연구의 출발점을 그 연장선에서 설명한다.

Q. 처음 3차원 트랜지스터 연구에 착수하게 된 배경은?

“자연스러운 의식의 흐름으로 생각됩니다. 여러 선배님들의 소자 개발 역사를 살펴보면, 수직 적층형 소자 구조를 통해 면적 감소의 한계를 돌파한 것을 알 수 있습니다. Flash에서는 V-NAND가, DRAM에서는 HBM이 대표적인 경우입니다. 이러한 개발의 흐름이 막내인 Logic 개발까지 자연스럽게 이어진 것이 아닐까 합니다.”

— 삼성전자 반도체연구소 Logic TD팀 권욱현 마스터

‘아파트’가 된 트랜지스터 — 수평 배치의 물리적 한계

로직 반도체(CPU·GPU처럼 연산과 제어를 담당하는 반도체) 고객들의 핵심 요구사항은 단위 면적당 트랜지스터 수를 최대화하는 것이다. 트랜지스터 간격을 줄이다 보면 소자 사이를 전기적으로 격리하는 절연체(전기가 통하지 않도록 막아주는 물질)도 함께 얇아지는데, 일정 두께 이하가 되면 절연 효과가 사라져 소자 오동작이 발생한다. 수평 방향 집적에는 물리적 하한선이 존재한다는 의미다.

Q. 기존 트랜지스터 기술이 가지고 있던 한계는 무엇이었는지?

“메모리는 햄버거와 같은 패스트푸드에, 로직은 파인 다이닝에 비유할 수 있습니다. 로직 제품은 고객의 요구사항을 맞춰야 하고, 최근 그 요구사항은 단위 면적당 트랜지스터 개수를 최대한 늘려달라는 것입니다.

트랜지스터 간격을 줄이다 보면 절연체가 얇아지는데, 일정 두께 이하에서는 절연 효과가 없어집니다. 트랜지스터 사이에 전류가 흐르게 되어 소자가 동작하지 않게 되는 것이죠.

소자를 수직으로 올리면, 수평 방향의 절연체 두께 제약이 사라집니다. 소자 개수가 2개에서 1개로 줄어드는 대신, 단위 면적당 소자 크기는 기존의 2배 이상이 됩니다. 마치 단독주택 밀집 지역에서 옆집 소음을 피하기 위해 복층 주상복합으로 진화한 것과 같습니다.”

— 삼성전자 반도체연구소 Logic TD팀 정영채 TL

2D vs. 3D — 집적도 2배의 구조적 근거

수평 구조에서 절연체 두께는 소자 간 수평 간격에 직접 영향을 미친다. 반면 수직 구조에서는 상·하부 소자를 분리하는 절연체 두께가 수직 방향으로 정의되므로, 수평 면적과 무관하다. 이론상 같은 수평 면적 안에 두 배의 소자를 구현할 수 있는 셈이다.

Q. 3D 트랜지스터가 기존 2D 트랜지스터와 구조적으로 어떻게 다르며, 성능에 어떤 영향을 미치는지?

“2차원 소자는 수평 방향, 3차원 소자는 수직 방향의 소자입니다. 수평 방향 면적 감소에는 좌·우 소자를 분리하는 절연체의 최소 두께라는 한계점이 존재합니다.

수직 방향 소자는 상·하 소자를 분리하는 절연체 두께가 수직 방향으로 정의되므로 수평 면적과 무관합니다. 이론적으로는 단위 면적당 2개의 소자가 1개로 줄어들어 2배의 면적 감소, 곧 집적도 2배 증가 효과를 가져옵니다.”

— 삼성전자 반도체연구소 Logic TD팀 정영채 TL

42nm — 업계 최소 기록 경신

이번 논문 발표 이전까지 업계 최소 게이트 피치 기록은 48nm였다. 연구팀은 이를 42nm로 낮추며 새로운 기준을 제시했다.

Q. ’42nm 게이트 간격’이 차세대 로직 반도체 공정에서 갖는 기술적 의미는?

“42nm 게이트 간격은 트랜지스터 하나의 가로 크기를 나타냅니다. 당사 논문이 발표되기 전까지 업계 최소 크기는 48nm였고, 당사가 발표한 42nm는 현재까지 산업계에서 세계 최초로 구현한 세계 최소 크기의 트랜지스터입니다.

소자 크기뿐 아니라, 나노시트 채널(전류가 흐르는 초미세 얇은 막) 단수에서도 상·하부 각 3단(3/3단)으로 기존 2/2단을 넘어선 세계 최고 수준이며, 상·하부 연결 방식도 I자 형태의 직접 관통 연결(RBC)을 세계 최초로 구현했습니다.”

— 삼성전자 반도체연구소 Logic TD팀 권욱현 마스터

가장 어려웠던 것: 깊고 좁은 공간을 뚫고 채우다

수직 적층 구조에서는 종횡비^[3]가 높아질수록 식각(Etch, 반도체 재료를 화학적·물리적으로 깎아내는 공정) 난이도가 급격히 상승한다. 특히 위아래 트랜지스터를 수직으로 곧장 뚫어 연결하는 방식인 RBC(RX Bounded Contact)^[4] 공정이 이번 연구의 최대 기술 난제였다.

Q. 연구를 시작할 당시 가장 어렵게 느껴졌던 기술적 과제는?

“수직 방향으로 쌓는 구조이다 보니 종횡비가 증가합니다. 고층 빌딩과 빌딩 사이를 굴삭기로 파내는 것을 상상하시면 됩니다. 파낸 부분을 절연체나 금속으로 채울 때도 입구가 좁고 높다 보니 빈 공간(Void) 없이 깔끔하게 채우는 것이 매우 어렵습니다.

기존 방식이 트랜지스터 측면을 활용해 ‘ㄷ’자 형태로 우회 연결하는 방식(Wrap-around Contact)이었다면, 이번에 개발한 RBC는 위아래 트랜지스터를 수직으로 ‘I’자 형태로 곧장 뚫어 연결하는 방식입니다. 3배 이상 깊이를 뚫어야 해 공정 난이도가 매우 높습니다.”

— 삼성전자 반도체연구소 Logic TD팀 황동훈 수석 연구원

추석 연휴 10일, 팀 전원이 현장을 지켰다

VLSI 제출 일정을 역산하면 핵심 공정인 RBC를 2025년 10월 내 완성해야 했다. 하필 그 달에 최대 10일 연속 황금연휴인 추석이 있었다. 연구팀이 어떻게 이 일정을 소화했는지 직접 들었다.

Q. 연구 과정에서 결정적인 돌파구를 찾은 순간, 생각나는 에피소드가 있다면?

“팀원들이 자체적으로 근무 일정을 짜고, 근무자 없는 날이 없도록 휴가를 반납하면서 추석 연휴 일일 대응 계획을 수립했습니다. 공정개발팀도 비상 대응 인력을 편성해 주었고요.

특히 갓 결혼한 신혼인 에치팀 여성 연구원이 시댁 방문 일정을 변경하면서까지 출근해 긴급 이슈를 대응해 주었고, 주저자인 황동훈님은 연휴 내내 출근해 RBC 개발 진척 사항을 직접 챙겼습니다.

AlO HM이라는 새로운 소재를 활용한 공정 방식을 시도했으나 실제 웨이퍼(반도체 원판) 검증에서 기대만큼의 효과가 없어 전략을 전면 수정했고, 4번의 시도 끝에 최적 공정을 확보했습니다. Flash와 DRAM에서 수직형 소자를 만들었던 공정팀의 경험이 밑거름이 되어 원팀 스피릿으로 위기를 돌파한 결정적 장면으로 기억합니다.”

— 삼성전자 반도체연구소 Logic TD팀 정영채 TL

전력 효율 2배, 성능 100% 향상 — AI 칩 설계를 바꾼다

연구팀은 이 구조가 양산화될 경우 전력 효율과 성능 모두에서 현재 세대 전환 대비 질적으로 다른 수준의 개선을 기대할 수 있다고 말한다.

Q. AI, HPC(고성능 컴퓨팅)처럼 전력 효율과 성능이 극단적으로 중요한 미래 산업에 어떤 혜택을 줄 수 있는지?

“전력 효율은 같은 면적 안에 들어가는 트랜지스터 개수에 비례합니다. 수직 적층 구조를 적용하면 같은 면적당 트랜지스터 개수가 2배로 늘어나므로 전력 효율도 2배 개선됩니다.

기존 반도체 공정은 세대를 거듭할수록 성능이 약 15%씩 개선되는 것이 일반적입니다. 반면 수직 적층 구조는 트랜지스터 수가 단숨에 2배 늘어나는 만큼, 이론적으로 성능도 100% 향상되는 것과 같습니다. AI 시대에 고객이 요구하는, 더 작은 면적에 더 낮은 전력으로 더 많은 연산을 처리하는 로직 제품에 가장 적합한 구조라고 확신합니다.”

— 삼성전자 반도체연구소 Logic TD팀 황동훈 수석 연구원

학계·업계가 주목한 이유

Q. 이번 연구가 학계와 업계에서 높게 평가받은 핵심 이유는 무엇이라고 생각하는지?

“세계에서 가장 작은 소자를, 세계 최초로 수직 방향으로 적층했다는 기술적 성과를 높이 평가받았다고 생각합니다.

트랜지스터 크기뿐 아니라, 전류 통로인 채널을 위아래 트랜지스터에 각각 3층씩(기존 2/2단)까지 구현해 세계 최고 수준을 달성했고, 위아래 연결 방식도 세계 최초로 수직 관통 연결 방식(RBC)으로 구현했습니다. 복합적인 기술 우수성이 인정받은 결과라고 생각합니다.”

— 삼성전자 반도체연구소 Logic TD팀 권욱현 마스터

Q. 이번 연구 성과를 한 마디로 정의한다면? 지금 이 기술에 주목해야 하는 이유는?

“수평 방향 소자 크기 감소의 한계를, 수직 적층 구조로 극복했다는 것이 핵심입니다.

2개의 면적을 차지하던 트랜지스터를 수직으로 쌓아 1개의 면적에 2개의 트랜지스터를 구현했습니다. 단순 계산으로 같은 면적에 2배 더 많은 트랜지스터를 넣을 수 있는 혁신적 구조입니다. 주목해야 할 가치가 충분한 기술입니다.”

— 삼성전자 반도체연구소 Logic TD팀 정영채 TL

다음은 Ring Oscillator와 SRAM — 회로 구현으로 나아간다

연구팀은 이번 성과를 ‘벽돌을 만든 단계’로 규정한다. 이 벽돌로 실제 회로라는 집을 짓는 것이 다음 과제다.

Q. 이번 연구를 토대로 앞으로 어떤 후속 연구나 기술 개발을 계획하고 있는지?

“이번 연구는 로직 제품을 구성하는 가장 기본 단위인 n형·p형 트랜지스터(각각 전류를 ON/OFF하는 방향이 다른 두 종류의 트랜지스터)를 수직으로 적층한 것입니다. 건축으로 비유하면 벽돌을 만든 것입니다.

이 벽돌로 집을 짓기 위한 기둥과 뼈대, 즉 Ring Oscillator(회로가 정상 동작하는지 확인하는 테스트 회로)와 SRAM(고속 임시 메모리 회로)을 개발해 제품화를 위한 다음 걸음을 내딛으려 합니다.”

— 삼성전자 반도체연구소 Logic TD팀 권욱현 마스터

삼성전자 반도체연구소 Logic TD팀은 이번 42nm 게이트 피치 3D Stacked FET 구현이 로직 반도체가 한 평면 위에 담을 수 있는 트랜지스터의 한계를 수직 공간으로 확장하는 기점이라고 강조했다. 평면에서 수직으로, 반도체가 더 작고 강력해지는 무대가 바뀌고 있다.

2026 VLSI Symphosium Best Paper를 수상한 논문에 대한 상세한 설명은 삼성전자 반도체 공식 웹사이트 테크블로그에서 열람할 수 있다.

본 기사는 삼성전자 반도체연구소 Logic TD팀 서면 인터뷰를 토대로 작성되었습니다.

[1]게이트 피치(Gate Pitch): 인접한 게이트 중심 간 거리. 이 값이 작을수록 단위 면적당 더 많은 트랜지스터를 배치할 수 있어 집적도의 핵심 지표로 쓰인다.
[2]트랜지스터(Transistor): 전기 신호를 증폭하거나 스위칭하는 반도체 소자. 현대 디지털 회로의 기본 단위로, 최첨단 칩 하나에 수백억 개가 집적된다.
[3]종횡비(Aspect Ratio): 구조물의 높이 대 폭의 비율. 3D 적층 구조에서 종횡비가 높아질수록 식각(Etch) 및 증착(Deposition) 공정의 난이도가 급격히 증가한다.
[4]RBC(RX Bounded Contact): 상·하부 트랜지스터를 수직 방향으로 직접 관통해 연결하는 콘택트 방식. 기존 측면 우회 방식(Wrap-around Contact) 대비 공정 난이도가 높으나 소자 면적 절감에 유리하다.

The post 수평의 한계를 수직으로 돌파하다! 2026 VLSI Symposium 최고 논문상 수상자 인터뷰 first appeared on 삼성전자 반도체 뉴스룸.

우리가 디지털 데이터를 보관하기 위해 사용하는 SSD, 마이크로SD 카드, USB와 같은 저장장치 안에는 ‘낸드플래시’가 들어 있다. 낸드플래시는 D램과 마찬가지로 아주 작은 셀 안에 전자를 가두어 0과 1을 구분하는 방식으로 데이터를 저장하는 메모리 반도체이다. 하지만, D램과는 달리 전기 공급이 되지 않는 상태에서도 데이터가 사라지지 않고 보존되는 특성, 즉 비휘발성을 가지고 있어 각종 기기의 저장장치로 주로 사용된다.

낸드플래시가 데이터를 저장하는 원리를 보다 쉽게 이해하기 위해, 삼성전자 반도체 뉴스룸이 과학 유튜버 발명킹밥테일과 함께 특별한 실험을 준비했다. 눈에 보이지 않는 전자는 ‘쇠구슬’로 대체하고, 전자가 들어가는 공간인 셀은 ‘모듈’로 제작한 뒤, 이를 조합한 아날로그식 석판을 제작했다. 이 석판을 활용해 낸드플래시의 전하 트랩 기술*과, 셀을 아파트처럼 수직으로 쌓아 집적도를 높이는 ‘V 낸드 적층 구조’까지 실험을 통해 살펴봤다.

*전하 트랩 기술(CTF, Charge Trap Flash): 낸드플래시 내부에 있는 미세한 저장층에 전기가 끊겨도 전자를 안정적으로 유지하는 기술

전자의 세계를 컨트롤해 작은 반도체 칩 안에 엄청난 양의 정보를 저장하는 현대 기술의 정수, 낸드플래시! 쇠구슬과 석판으로 재현한 낸드플래시의 원리를 영상으로 직접 확인해 보자.

The post 전원을 꺼도 데이터를 기억하는 메모리! 과학 유튜버 발명킹밥테일이 실험으로 재현한 낸드플래시의 원리 first appeared on 삼성전자 반도체 뉴스룸.

삼성전자 4나노 FinFET 파운드리 공정은 이러한 선단 공정과 성숙 공정의 장점을 고루 갖춘 최적의 솔루션으로 평가받고 있다. 다년 간에 걸친 양산 경험의 축적으로 안정적인 수율을 확보했으며, 다양한 설계 옵션도 보유하고 있어 고객이 원하는 성능과 전력 효율 개선뿐만 아니라 설계 편의성까지 제공한다.

검증된 성능과 전력 효율로 고객의 예측 가능성을 높이다

삼성전자 4나노 공정의 성능 향상은 트랜지스터와 배선 영역의 최적화를 통해 가능했다. 트랜지스터 측면에서는 임계전압(Vth) 옵션을 다양화해 설계자가 성능과 전력 상의 균형을 정밀하게 조정할 수 있게 했고, 배선 영역에서는 공정 미세화에 따라 증가하는 저항과 정전용량(Capacitance)에도 신호 전달 속도가 지연되지 않도록 최적화했다.

* 임계전압(Vth, Threshold voltage): 반도체 소자에서 채널에 전류 흐름을 시작하기 위해 필요한 최소 게이트-소스 전압

삼성전자 4나노 공정은 6년차에 접어들며 공정 안정성과 수율 측면에서 높은 신뢰성을 확보하고 있다. 다양한 고성능 로직 제품 양산 경험의 축적을 통해 변수를 줄이고 결함 패턴을 예측해 관리할 수 있다. 결과적으로 고객은 신규 제품 개발 시 발생 가능한 리스크를 줄이고 개발 기간을 단축할 수 있으며, 생산성과 비용에 대한 예측 가능성도 높일 수 있다.

높은 공정 완성도를 기반으로 응용처를 다변화하다

이처럼 높은 성능과 전력 효율, 안정적인 수율을 확보한 삼성전자 4나노 공정은 다양한 산업 영역의 요구사항을 만족할 수 있다. 지난 2월 업계 최초로 양산을 개시한 삼성전자 HBM4 베이스 다이에도 4나노 공정이 적용됐다. 특히 공정과 설계를 함께 최적화하는 DTCO(Design Technology Co-Optimization) 협업을 통해, 고대역폭 메모리가 요구하는 초고속 데이터 처리와 높은 전력 효율, 발열 관리 특성을 구현할 수 있었다.

AI/HPC 영역에서는 미국 선진 AI 업체의 LPU(Language Processing Unit)에 4나노 공정을 성공적으로 적용했다. LPU는 인공지능 연산 성능 극대화를 위한 Large die(대형 다이) 구조로 설계되었는데, 대형 다이가 요구하는 고밀도 배선과 안정적인 전력 효율, 방열 특성을 달성함으로써 공정의 완성도를 입증했다.

* 다이 크기가 커질수록(오른쪽) 결함 하나에도 전체 면적 대비 영향을 받은 다이의 면적이 커져 수율에 큰 영향을 주게 됨.
이는 대형 다이의 제조 난이도가 높아지는 이유가 됨.

Automotive 영역에서도 삼성전자 4나노 공정은 최적의 솔루션을 제공한다. 차량의 자율주행 기능 고도화로 인해 고성능 연산 성능과 신뢰성에 대한 요구가 계속해서 높아지고 있는 반면, 가용 전력은 여전히 제한적이기에 전력 효율 또한 극대화해야 한다. 삼성전자 4나노 공정은 성능, 전력 효율 제고와 함께 LPDDR, PCIe, MIPI M-PHY, HDMI, USB와 같은 다양한 IP를 Auto Grade 수준으로 제공해 ADAS와 IVI 시스템 구현이 용이하도록 지원한다.

마지막으로, 삼성전자 4세대 공정은 RF 시장을 위한 공정 솔루션도 제공한다. 기존의 RFIC 대비 디지털 회로 비중이 증가하는 RF SoC에서, 디지털 영역의 회로 면적을 효율화하고 전력 소비를 줄이는 고밀도 배선 구조를 제공한다. 또한 6G, Wi-Fi 8 등 다중 주파수 처리(Wi-Fi Channel Bonding과 Carrier Aggregation)로 시스템 복잡도가 높아지는 차세대 통신 환경에서도 안정적인 성능과 효율을 유지할 수 있는 기반을 제공한다.

삼성전자 4나노FinFET 파운드리 공정은 성숙 공정의 안정성과 함께, 선단 공정의 성능과 설계 유연성, 전력 효율까지 제공할 수 있는 플랫폼이다. 특정 산업에 국한되지 않고 AI, HPC, Automotive, RF 등 다양한 응용 영역에서 공통적으로 요구되는 핵심 조건들을 충족시키며 고객 기반을 꾸준히 확장하고 있다.

삼성전자 4나노 공정에 적용된 기술과 응용처별 특성에 대한 보다 자세한 정보는 삼성전자 반도체 공식 웹사이트 테크블로그에서 열람할 수 있다.

The post 삼성전자 4나노 파운드리 공정: 안정성 위에 확장성을 더한 최적의 공정 솔루션 first appeared on 삼성전자 반도체 뉴스룸.

미세한 굴곡 하나에도 영향을 받는 반도체 공정. 그 중 CMP(화학 기계적 평탄화)¹ 공정은 반도체에 회로를 그려 넣기 전 웨이퍼² 표면을 거울처럼 매끄럽게 다듬어, 다음 공정이 안정적으로 이뤄질 수 있도록 하는 핵심 과정이다. 반도체가 고도화될수록 CMP의 중요성도 더욱 커지고 있다.

이번 편은 CMP 공정 혁신을 이뤄온 삼성전자글로벌 제조&인프라총괄 이동우 명장의 이야기이다.

CMP 설비 국산화, 공정 간소화로 제조 기술 혁신을 주도한 이동우 명장을 만나다

이동우 명장은 2000년부터 26년째 CMP 공정 혁신을 위해 매진해 온 이 분야 최고 전문가다. 그의 가장 큰 업적은 CMP 설비의 국산화를 주도한 것이다. 가격이 높고 생산성이 낮은 외산 장비의 한계를 극복하기 위해, 이 명장은 3D 프린터로 목업(Mock-up)을 만들어가며 치열하게 연구했다. 그리고 약 3년 만에 국산 CMP 설비 개발에 성공했다. 여기에 외산 대비 생산성을 1.5배 높이고 투자 비용까지 절감했다.

이 명장의 도전은 멈추지 않았다. 그는 웨이퍼를 연마하는 CMP 공정과 이후 클리닝 공정에서 중복되었던 세정 작업을 통합하며 공정 간소화를 실현했다. 그 결과 무려 13단계를 줄여 전체 공정 효율을 획기적으로 높였다.

“공정이 갈수록 미세화되면서 더 높은 수준의 고도화가 요구되고 있습니다.
그동안 쌓아온 기술을 바탕으로 무결점에 도전하겠습니다.”

매주 화성과 평택 사업장을 오가며 후배들에게 기술 노하우를 전수하고 있는 이동우 명장. “후배들의 힘을 모으면 훨씬 더 큰 성과를 이룰 수 있다”며 후배 양성을 가장 큰 역할로 꼽는 그의 따뜻한 리더십과 끝없는 도전 이야기를 영상에서 만나보자.

1) CMP(Chemical Mechanical Polishing): 화학적 반응과 기계적 연마를 결합해 웨이퍼 표면을 평탄화하는 기술
2) 웨이퍼(Wafer): 반도체 회로를 새겨 넣는 얇고 둥근 판

The post [2026 삼성 명장 인터뷰] CMP 설비 국산화의 꿈 실현! 제조 혁신을 이끈 이동우 명장 first appeared on 삼성전자 반도체 뉴스룸.

인공지능(AI) 시대의 가속화로 글로벌 반도체 시장의 패권 경쟁이 어느 때보다 치열한 가운데, 삼성전자가 핵심 경쟁력의 원천인 ‘기술 인재’에 주목했다.

최고 수준의 숙련 기술과 노하우를 보유한 ‘삼성 명장’의 끊임없는 도전과 노력의 기록들을 담은 영상 콘텐츠를 통해, 삼성전자가 어떻게 글로벌 시장에서 압도적인 제품·기술 리더십을 유지해 왔는지 그 본질적인 동력을 확인해 보자.

삼성 명장 제도, ‘최고의 기술 자부심’

2019년 처음 도입되어 올해로 8회째를 맞이한 ‘삼성 명장’은 한 분야에서 최소 20년 이상 근무하며 타의 추종을 불허하는 숙련도를 갖춘 전문가만이 누릴 수 있는 최고의 영예이다. 지금까지 총 86명이 배출되었으며, 올해는 역대 가장 많은 17명이 선정되었다.

현장의 기술 경쟁력을 높이고 후배 양성에 기여한 인재를 엄격히 선발하며, 삼성전자의 ‘기술 중시’ 경영 철학을 상징하는 핵심 제도로 자리 잡았다.

HBM 초격차 리더십을 이끈 계측명장 김주우 명장을 만나다

삼성전자 글로벌 제조&인프라총괄 김주우 명장은 계측¹을 통해 HBM 초격차 경쟁력을 견인하는 데 기여했다. 26년간 반도체의 미세 불량을 찾는 데 매진해 온 그는 제품을 분해하거나 훼손하지 않고도 내부의 숨은 결함을 찾아내는 ‘비파괴 검사’² 전문가다.

‘AI의 두뇌’로 불리는 HBM 반도체는 얇은 웨이퍼³ 위에 수백 개의 칩을 층층이 쌓아 자르는 과정에서 눈에 보이지 않는 손상이 발생하기 쉽다. 하지만, 김주우 명장은 수만 번의 시행착오와 밤샘 테스트를 묵묵히 견뎌내며, 미세한 오류를 잡아낸다.

계측의 정확도를 높이기 위해 그는 백색 광을 분리한 Red 광원을 활용해 새로운 모니터링 솔루션을 개발한 것이다. 기존에는 보이지 않던 아주 작은 흠집까지 정밀하게 검출해 내며 생산 수율과 품질 향상에 기여하고 있다.

“계측의 역할은 미세한 것까지 ‘보는 눈’입니다. 그 눈으로 불량을 사전에 포착하면 품질을 높일 수 있습니다. 계측을 활용해 불량을 제로화 시키는 게 저희의 목표입니다”

계측 공정의 혁신으로 패키지 불량률 제로에 도전하며 삼성전자의 HBM 기술 리더십을 이끄는 김주우 명장. 그의 기술 철학과 노하우를 영상에서 만나보자.

1) 계측: 제조 공정에서 품질을 검사∙제어하는 과정으로 오차∙불량을 줄여 성능과 생산성을 높이는 핵심 작업
2) 비파괴 검사: 빛이나 초음파 등을 이용해 내부의 흠집이나 결함을 안전하게 검사하는 기술
3) 웨이퍼(Wafer): 반도체 회로를 새겨 넣는 얇고 둥근 판

The post [2026 삼성 명장 인터뷰] 정확한 계측으로 HBM 불량률 제로에 도전하는 김주우 명장 first appeared on 삼성전자 반도체 뉴스룸.

HBM, GPU, AI 반도체… 뉴스에서 많이 접했지만, 막상 설명하려 하면 쉽지 않은 반도체 용어들. 반도체를 더 깊이 이해하고 싶어도 어려운 용어들 때문에 길을 잃은 독자들을 위해, 삼성전자 반도체가 페퍼톤스 이장원과 함께 새로운 시리즈인 ‘DS 딕셔너리’를 선보였다. 오늘의 첫 번째 주제는 요즘 가장 많은 관심을 받고 있는 반도체 용어 ‘HBM’이다.

HBM은 대역폭, 즉 데이터의 이동 통로를 넓히고 속도를 높인 메모리로, 초고속 데이터 전송이 필요한 AI 시스템의 핵심 부품으로 주목받고 있다. 기존 메모리를 ‘단층 주택’에 비유한다면, HBM은 이를 수직으로 쌓아 올린 ‘아파트’에 가깝다. 그렇다면 최근 삼성전자 반도체가 출시한 HBM4는 기존 세대와 무엇이 달라졌을까? HBM의 개념부터 AI 시장에서의 활용 사례, 그리고 삼성전자 HBM4가 보여주는 기술적 진화까지. DS 딕셔너리의 첫 페이지를 지금 함께 펼쳐보자.

The post [DS 딕셔너리]현직자가 직접 설명하는 ‘HBM’ 개념과 기술 알아보기 first appeared on 삼성전자 반도체 뉴스룸.

삼성전자 반도체는 미국 캘리포니아주 새너제이에서 3월 16일(현지 기준) 개최된 엔비디아의 연례 기술 콘퍼런스 ‘GTC 2026’에 참가해 AI 반도체의 미래 비전을 제시했다. 올해 GTC 행사에서 삼성전자는 최근 업계 최초로 양산을 개시한 HBM4와 함께 차세대 HBM4E 칩 실물을 처음으로 공개하고, 엔비디아 Vera Rubin 플랫폼을 위한 메모리와 스토리지 ‘토털 솔루션’ 제품군을 선보이며 엔비디아와의 협력을 강조했다.

기조연설에서 더욱 강조된 양사의 AI 파트너십

GTC 2026 참석자들의 시선은 가장 먼저 엔비디아 젠슨 황 CEO의 기조연설에 집중됐다. 황 CEO는 ‘블랙웰(Blackwell)’과 ‘루빈(Rubin)’을 중심으로 한 차세대 AI 칩 시장 규모 비전을 제시하는 한편, 최신 Vera Rubin 플랫폼을 비롯해 네트워크, 소프트웨어 등 AI 산업 혁신을 앞당길 엔비디아의 컴퓨팅 플랫폼 전략과 기술을 공개했다.

특히 황 CEO는 기조연설에서 삼성전자 반도체와의 협력을 직접 언급하기도 했다. HBM4를 중심으로 한 메모리, 스토리지 솔루션 협력은 물론, 삼성전자 파운드리를 통해 그록3 언어처리장치(Groq 3 LPU) 칩을 생산할 계획을 밝히면서 양사 간 파트너십의 중요성이 그 어느 때보다 부각됐다.

삼성전자만의 AI 메모리 토털 솔루션 선보여

삼성전자는 이번 GTC에 마련된 전시 부스에 ‘HBM4 Hero Wall’을 마련해, HBM 기술 리더십을 조명했다. 지난 달 양산 출하를 발표한 HBM4를 비롯해 차세대 HBM4E 실물 칩과 코어 다이 웨이퍼도 최초로 공개했다.

또한 ‘Nvidia Gallery’를 별도로 구성해 ▲Rubin GPU용 HBM4 ▲Vera CPU용 SOCAMM2 ▲스토리지 PM1763을 Vera Rubin 플랫폼과 함께 전시했으며, 특히 기조연설에 언급돼 청중의 관심이 집중된 그록3 LPU 4나노 웨이퍼 실물도 일반에 공개해 눈길을 끌었다.

이와 함께 Vera Rubin 플랫폼에 새롭게 도입된 CMX(Context Memory eXtension) 기술을 AI Factories존에 공개해 많은 관심을 받기도 했다.

*CMX(Context Memory eXtension): AI 추론 과정에서 생성되는 KV Cache 데이터를 GPU 메모리 밖의 스토리지로 확장해 활용하는 메모리 확장 기술

한편, 젠슨 황 CEO는 올해도 삼성전자 반도체 부스를 찾아 많은 관람객들의 관심이 집중됐다. 그는 전시존에 마련된 삼성전자 HBM4 코어 다이 웨이퍼와 그록3 LPU 4나노 웨이퍼에 각각 ‘AMAZING HBM4’와 ‘GROQ SUPER FAST’라는 문구를 적고 서명한 뒤, 삼성전자 Foundry사업부장 한진만 사장, 메모리개발담당 황상준 부사장과 함께 기념 촬영을 하며 양사 간 끈끈한 협력 관계를 보여줬다.

AI 산업의 급격한 발전을 바탕으로 나날이 전 세계의 관심이 높아지고 있는 GTC 2026 콘퍼런스에서, 삼성전자 반도체는 앞선 AI 메모리 기술 경쟁력과 엔비디아와의 전략적 파트너십을 다시 한 번 대중에 각인시켰다. 양사는 글로벌 AI 인프라 발전을 위한 비전을 공유하며 계속해서 긴밀히 협력해 나갈 계획이다.

The post GTC 2026에서 만난 삼성전자 AI 반도체의 미래 first appeared on 삼성전자 반도체 뉴스룸.